_primary.vhd

来自「一个非常好的dc使用书籍 一个非常好的dc使用书籍」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity \PRIM_DFFE\ is
end \PRIM_DFFE\;