_primary.vhd

一个非常好的dc使用书籍 一个非常好的dc使用书籍

library verilog;
use verilog.vl_types.all;
entity b32mux21 is
    port(
        \MO\            : out    vl_logic_vector(31 downto 0);
        \A\             : in     vl_logic_vector(31 downto 0);
        \B\             : in     vl_logic_vector(31 downto 0);
        \S\             : in     vl_logic
    );
end b32mux21;