📄 lcd_vhdl.tan.rpt
字号:
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 73.82 MHz ( period = 13.547 ns ) ; lcd:inst|state[7] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 8.245 ns ;
; N/A ; 74.18 MHz ( period = 13.481 ns ) ; lcd:inst|counter[1] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 74.18 MHz ( period = 13.481 ns ) ; lcd:inst|counter[1] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 74.18 MHz ( period = 13.481 ns ) ; lcd:inst|counter[1] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 74.18 MHz ( period = 13.481 ns ) ; lcd:inst|counter[1] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 74.18 MHz ( period = 13.481 ns ) ; lcd:inst|counter[1] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 74.18 MHz ( period = 13.481 ns ) ; lcd:inst|counter[1] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 74.18 MHz ( period = 13.481 ns ) ; lcd:inst|counter[1] ; lcd:inst|counter[3] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 74.18 MHz ( period = 13.480 ns ) ; lcd:inst|state[7] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 8.178 ns ;
; N/A ; 74.18 MHz ( period = 13.480 ns ) ; lcd:inst|state[7] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 8.178 ns ;
; N/A ; 74.18 MHz ( period = 13.480 ns ) ; lcd:inst|state[7] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 8.178 ns ;
; N/A ; 74.18 MHz ( period = 13.480 ns ) ; lcd:inst|state[7] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 8.178 ns ;
; N/A ; 74.18 MHz ( period = 13.480 ns ) ; lcd:inst|state[7] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 8.178 ns ;
; N/A ; 74.18 MHz ( period = 13.480 ns ) ; lcd:inst|state[7] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 8.178 ns ;
; N/A ; 74.18 MHz ( period = 13.480 ns ) ; lcd:inst|state[7] ; lcd:inst|counter[3] ; clk ; clk ; None ; None ; 8.178 ns ;
; N/A ; 75.08 MHz ( period = 13.319 ns ) ; lcd:inst|counter[2] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 8.017 ns ;
; N/A ; 75.08 MHz ( period = 13.319 ns ) ; lcd:inst|counter[2] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 8.017 ns ;
; N/A ; 75.08 MHz ( period = 13.319 ns ) ; lcd:inst|counter[2] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 8.017 ns ;
; N/A ; 75.08 MHz ( period = 13.319 ns ) ; lcd:inst|counter[2] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 8.017 ns ;
; N/A ; 75.08 MHz ( period = 13.319 ns ) ; lcd:inst|counter[2] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 8.017 ns ;
; N/A ; 75.08 MHz ( period = 13.319 ns ) ; lcd:inst|counter[2] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 8.017 ns ;
; N/A ; 75.08 MHz ( period = 13.319 ns ) ; lcd:inst|counter[2] ; lcd:inst|counter[3] ; clk ; clk ; None ; None ; 8.017 ns ;
; N/A ; 75.26 MHz ( period = 13.288 ns ) ; lcd:inst|counter[1] ; lcd:inst|state[4] ; clk ; clk ; None ; None ; 7.986 ns ;
; N/A ; 76.18 MHz ( period = 13.126 ns ) ; lcd:inst|counter[2] ; lcd:inst|state[4] ; clk ; clk ; None ; None ; 7.824 ns ;
; N/A ; 77.12 MHz ( period = 12.966 ns ) ; lcd:inst|state[9] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 7.664 ns ;
; N/A ; 77.53 MHz ( period = 12.899 ns ) ; lcd:inst|state[9] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 7.597 ns ;
; N/A ; 77.53 MHz ( period = 12.899 ns ) ; lcd:inst|state[9] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 7.597 ns ;
; N/A ; 77.53 MHz ( period = 12.899 ns ) ; lcd:inst|state[9] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 7.597 ns ;
; N/A ; 77.53 MHz ( period = 12.899 ns ) ; lcd:inst|state[9] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 7.597 ns ;
; N/A ; 77.53 MHz ( period = 12.899 ns ) ; lcd:inst|state[9] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 7.597 ns ;
; N/A ; 77.53 MHz ( period = 12.899 ns ) ; lcd:inst|state[9] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 7.597 ns ;
; N/A ; 77.53 MHz ( period = 12.899 ns ) ; lcd:inst|state[9] ; lcd:inst|counter[3] ; clk ; clk ; None ; None ; 7.597 ns ;
; N/A ; 78.29 MHz ( period = 12.773 ns ) ; lcd:inst|state[4] ; lcd:inst|state[9] ; clk ; clk ; None ; None ; 7.471 ns ;
; N/A ; 78.70 MHz ( period = 12.706 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[4] ; clk ; clk ; None ; None ; 7.404 ns ;
; N/A ; 78.70 MHz ( period = 12.706 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[2] ; clk ; clk ; None ; None ; 7.404 ns ;
; N/A ; 78.70 MHz ( period = 12.706 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[6] ; clk ; clk ; None ; None ; 7.404 ns ;
; N/A ; 78.70 MHz ( period = 12.706 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[0] ; clk ; clk ; None ; None ; 7.404 ns ;
; N/A ; 78.70 MHz ( period = 12.706 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[1] ; clk ; clk ; None ; None ; 7.404 ns ;
; N/A ; 78.70 MHz ( period = 12.706 ns ) ; lcd:inst|state[4] ; lcd:inst|counter[5] ; clk ; clk ; None ; None ; 7.404 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -