tt.map.rpt

vhdl的很多例子

;       |lpm_divide:Mod0|                        ; 519 (0)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 519 (0)      ; 0 (0)             ; 0 (0)            ; 216 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0                                                                                                        ; work         ;
;          |lpm_divide_m0m:auto_generated|       ; 519 (0)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 519 (0)      ; 0 (0)             ; 0 (0)            ; 216 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated                                                                          ; work         ;
;             |sign_div_unsign_fnh:divider|      ; 519 (0)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 519 (0)      ; 0 (0)             ; 0 (0)            ; 216 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider                                              ; work         ;
;                |alt_u_div_eue:divider|         ; 519 (303)   ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 519 (303)    ; 0 (0)             ; 0 (0)            ; 216 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider                        ; work         ;
;                   |add_sub_0fc:add_sub_22|     ; 25 (25)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_0fc:add_sub_22 ; work         ;
;                   |add_sub_1fc:add_sub_23|     ; 26 (26)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 26 (26)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_1fc:add_sub_23 ; work         ;
;                   |add_sub_2fc:add_sub_24|     ; 27 (27)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 27 (27)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_2fc:add_sub_24 ; work         ;
;                   |add_sub_3fc:add_sub_25|     ; 28 (28)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 28 (28)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_3fc:add_sub_25 ; work         ;
;                   |add_sub_rec:add_sub_17|     ; 20 (20)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_rec:add_sub_17 ; work         ;
;                   |add_sub_sec:add_sub_18|     ; 21 (21)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; 21 (21)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_sec:add_sub_18 ; work         ;
;                   |add_sub_tec:add_sub_19|     ; 22 (22)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_tec:add_sub_19 ; work         ;
;                   |add_sub_uec:add_sub_20|     ; 23 (23)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_uec:add_sub_20 ; work         ;
;                   |add_sub_vec:add_sub_21|     ; 24 (24)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod0|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_vec:add_sub_21 ; work         ;
;       |lpm_divide:Mod1|                        ; 287 (0)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 0 (0)            ; 133 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1                                                                                                        ; work         ;
;          |lpm_divide_m0m:auto_generated|       ; 287 (0)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 0 (0)            ; 133 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated                                                                          ; work         ;
;             |sign_div_unsign_fnh:divider|      ; 287 (0)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 0 (0)            ; 133 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider                                              ; work         ;
;                |alt_u_div_eue:divider|         ; 287 (154)   ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 287 (154)    ; 0 (0)             ; 0 (0)            ; 133 (0)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider                        ; work         ;
;                   |add_sub_0fc:add_sub_22|     ; 25 (25)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_0fc:add_sub_22 ; work         ;
;                   |add_sub_1fc:add_sub_23|     ; 26 (26)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 26 (26)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_1fc:add_sub_23 ; work         ;
;                   |add_sub_2fc:add_sub_24|     ; 27 (27)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 27 (27)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_2fc:add_sub_24 ; work         ;
;                   |add_sub_3fc:add_sub_25|     ; 28 (28)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 28 (28)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_3fc:add_sub_25 ; work         ;
;                   |add_sub_uec:add_sub_20|     ; 3 (3)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_uec:add_sub_20 ; work         ;
;                   |add_sub_vec:add_sub_21|     ; 24 (24)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_vec:add_sub_21 ; work         ;
;       |lpm_divide:Mod2|                        ; 74 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod2                                                                                                        ; work         ;
;          |lpm_divide_m0m:auto_generated|       ; 74 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod2|lpm_divide_m0m:auto_generated                                                                          ; work         ;
;             |sign_div_unsign_fnh:divider|      ; 74 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod2|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider                                              ; work         ;
;                |alt_u_div_eue:divider|         ; 74 (16)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (16)      ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod2|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider                        ; work         ;
;                   |add_sub_1fc:add_sub_23|     ; 3 (3)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod2|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_1fc:add_sub_23 ; work         ;
;                   |add_sub_2fc:add_sub_24|     ; 27 (27)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 27 (27)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod2|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_2fc:add_sub_24 ; work         ;
;                   |add_sub_3fc:add_sub_25|     ; 28 (28)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 28 (28)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_divide:Mod2|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_3fc:add_sub_25 ; work         ;
;       |lpm_mult:Mult0|                         ; 33 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_mult:Mult0                                                                                                         ; work         ;
;          |multcore:mult_core|                  ; 33 (19)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (19)      ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;             |mpar_add:padder|                  ; 14 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                   |addcore:adder|              ; 14 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |tt|bin27seg:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                   ; work         ;
;                      |a_csnbuffer:result_node| ; 14 (14)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |tt|bin27seg:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node           ; work         ;
+------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                            ;
+-----------------------------------------------------+---------------------------------+------------------------+
; Latch Name                                          ; Latch Enable Signal             ; Free of Timing Hazards ;
+-----------------------------------------------------+---------------------------------+------------------------+
; bin27seg:inst1|datain[8]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[4]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[0]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[12]                           ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[5]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[9]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[1]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[13]                           ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[10]                           ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[6]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[2]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[14]                           ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[7]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[11]                           ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|datain[3]                            ; ADC_TLC549:inst|Equal0          ; yes                    ;
; bin27seg:inst1|writedata_r[0]                       ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[1]                       ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[2]                       ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[3]                       ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[7]                       ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[4]                       ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[10]                      ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[5]                       ; bin27seg:inst1|writedata_r[1]~0 ; yes                    ;
; bin27seg:inst1|writedata_r[8]