📄 tt.map.rpt
字号:
; Analysis & Synthesis Resource Usage Summary ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource ; Usage ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements ; 1312 ;
; -- Combinational with no register ; 1247 ;
; -- Register only ; 16 ;
; -- Combinational with a register ; 49 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 271 ;
; -- 3 input functions ; 419 ;
; -- 2 input functions ; 421 ;
; -- 1 input functions ; 185 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 775 ;
; -- arithmetic mode ; 537 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 26 ;
; -- asynchronous clear/load mode ; 17 ;
; ; ;
; Total registers ; 65 ;
; Total logic cells in carry chains ; 608 ;
; I/O pins ; 17 ;
; Maximum fan-out node ; bin27seg:inst1|lpm_divide:Mod1|lpm_divide_m0m:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_eue:divider|add_sub_1fc:add_sub_23|add_sub_cella[2]~233 ;
; Maximum fan-out ; 69 ;
; Total fan-out ; 3521 ;
; Average fan-out ; 2.65 ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
+------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |tt ; 1312 (0) ; 65 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 ; 0 ; 1247 (0) ; 16 (0) ; 49 (0) ; 608 (0) ; 0 (0) ; |tt ; work ;
; |ADC_TLC549:inst| ; 62 (62) ; 48 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 14 (14) ; 16 (16) ; 32 (32) ; 30 (30) ; 0 (0) ; |tt|ADC_TLC549:inst ; work ;
; |bin27seg:inst1| ; 1250 (64) ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1233 (47) ; 0 (0) ; 17 (17) ; 578 (16) ; 0 (0) ; |tt|bin27seg:inst1 ; work ;
; |lpm_divide:Div0| ; 110 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 110 (0) ; 0 (0) ; 0 (0) ; 60 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0 ; work ;
; |lpm_divide_v6m:auto_generated| ; 110 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 110 (0) ; 0 (0) ; 0 (0) ; 60 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated ; work ;
; |sign_div_unsign_rlh:divider| ; 110 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 110 (0) ; 0 (0) ; 0 (0) ; 60 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider ; work ;
; |alt_u_div_6re:divider| ; 110 (50) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 110 (50) ; 0 (0) ; 0 (0) ; 60 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider ; work ;
; |add_sub_7dc:add_sub_17| ; 6 (6) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 6 (6) ; 0 (0) ; 0 (0) ; 6 (6) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_17 ; work ;
; |add_sub_7dc:add_sub_18| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_18 ; work ;
; |add_sub_7dc:add_sub_19| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_19 ; work ;
; |add_sub_7dc:add_sub_20| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_20 ; work ;
; |add_sub_7dc:add_sub_21| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_21 ; work ;
; |add_sub_7dc:add_sub_22| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_22 ; work ;
; |add_sub_7dc:add_sub_23| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_23 ; work ;
; |add_sub_7dc:add_sub_24| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_24 ; work ;
; |add_sub_7dc:add_sub_25| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div0|lpm_divide_v6m:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_6re:divider|add_sub_7dc:add_sub_25 ; work ;
; |lpm_divide:Div1| ; 103 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 103 (0) ; 0 (0) ; 0 (0) ; 51 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1 ; work ;
; |lpm_divide_27m:auto_generated| ; 103 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 103 (0) ; 0 (0) ; 0 (0) ; 51 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated ; work ;
; |sign_div_unsign_ulh:divider| ; 103 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 103 (0) ; 0 (0) ; 0 (0) ; 51 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider ; work ;
; |alt_u_div_cre:divider| ; 103 (52) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 103 (52) ; 0 (0) ; 0 (0) ; 51 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_cre:divider ; work ;
; |add_sub_adc:add_sub_20| ; 8 (8) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 0 (0) ; 8 (8) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_cre:divider|add_sub_adc:add_sub_20 ; work ;
; |add_sub_adc:add_sub_21| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_cre:divider|add_sub_adc:add_sub_21 ; work ;
; |add_sub_adc:add_sub_22| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_cre:divider|add_sub_adc:add_sub_22 ; work ;
; |add_sub_adc:add_sub_23| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_cre:divider|add_sub_adc:add_sub_23 ; work ;
; |add_sub_adc:add_sub_24| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_cre:divider|add_sub_adc:add_sub_24 ; work ;
; |add_sub_adc:add_sub_25| ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div1|lpm_divide_27m:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_cre:divider|add_sub_adc:add_sub_25 ; work ;
; |lpm_divide:Div2| ; 60 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 60 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div2 ; work ;
; |lpm_divide_c8m:auto_generated| ; 60 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 60 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div2|lpm_divide_c8m:auto_generated ; work ;
; |sign_div_unsign_8nh:divider| ; 60 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 60 (0) ; 0 (0) ; 0 (0) ; 30 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div2|lpm_divide_c8m:auto_generated|sign_div_unsign_8nh:divider ; work ;
; |alt_u_div_0ue:divider| ; 60 (30) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 60 (30) ; 0 (0) ; 0 (0) ; 30 (0) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div2|lpm_divide_c8m:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_0ue:divider ; work ;
; |add_sub_kec:add_sub_23| ; 10 (10) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 10 (10) ; 0 (0) ; 0 (0) ; 10 (10) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div2|lpm_divide_c8m:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_0ue:divider|add_sub_kec:add_sub_23 ; work ;
; |add_sub_kec:add_sub_24| ; 11 (11) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 11 (11) ; 0 (0) ; 0 (0) ; 11 (11) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div2|lpm_divide_c8m:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_0ue:divider|add_sub_kec:add_sub_24 ; work ;
; |add_sub_kec:add_sub_25| ; 9 (9) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; 0 (0) ; |tt|bin27seg:inst1|lpm_divide:Div2|lpm_divide_c8m:auto_generated|sign_div_unsign_8nh:divider|alt_u_div_0ue:divider|add_sub_kec:add_sub_25 ; work ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -