uart.sim.rpt

在ＶＨＤＬ上编写了UART通信协议

; |UART|_~43                                                                ; |UART|_~43                                                                     ; out0             ;
; |UART|rbuf[4]~3                                                           ; |UART|rbuf[4]~3                                                                ; out0             ;
; |UART|_~45                                                                ; |UART|_~45                                                                     ; out0             ;
; |UART|_~46                                                                ; |UART|_~46                                                                     ; out0             ;
; |UART|_~47                                                                ; |UART|_~47                                                                     ; out0             ;
; |UART|_~48                                                                ; |UART|_~48                                                                     ; out0             ;
; |UART|rbuf[3]~4                                                           ; |UART|rbuf[3]~4                                                                ; out0             ;
; |UART|_~50                                                                ; |UART|_~50                                                                     ; out0             ;
; |UART|_~51                                                                ; |UART|_~51                                                                     ; out0             ;
; |UART|_~52                                                                ; |UART|_~52                                                                     ; out0             ;
; |UART|_~53                                                                ; |UART|_~53                                                                     ; out0             ;
; |UART|rbuf[2]~5                                                           ; |UART|rbuf[2]~5                                                                ; out0             ;
; |UART|_~55                                                                ; |UART|_~55                                                                     ; out0             ;
; |UART|_~56                                                                ; |UART|_~56                                                                     ; out0             ;
; |UART|_~57                                                                ; |UART|_~57                                                                     ; out0             ;
; |UART|_~58                                                                ; |UART|_~58                                                                     ; out0             ;
; |UART|rbuf[1]~6                                                           ; |UART|rbuf[1]~6                                                                ; out0             ;
; |UART|_~60                                                                ; |UART|_~60                                                                     ; out0             ;
; |UART|_~61                                                                ; |UART|_~61                                                                     ; out0             ;
; |UART|_~62                                                                ; |UART|_~62                                                                     ; out0             ;
; |UART|_~63                                                                ; |UART|_~63                                                                     ; out0             ;
; |UART|rbuf[0]~7                                                           ; |UART|rbuf[0]~7                                                                ; out0             ;
; |UART|_~64                                                                ; |UART|_~64                                                                     ; out0             ;
; |UART|_~65                                                                ; |UART|_~65                                                                     ; out0             ;
; |UART|sm2~2                                                               ; |UART|sm2~2                                                                    ; out0             ;
; |UART|rtl~0                                                               ; |UART|rtl~0                                                                    ; out0             ;
; |UART|rtl~1                                                               ; |UART|rtl~1                                                                    ; out0             ;
; |UART|rtl~2                                                               ; |UART|rtl~2                                                                    ; out0             ;
; |UART|rtl~3                                                               ; |UART|rtl~3                                                                    ; out0             ;
; |UART|rtl~4                                                               ; |UART|rtl~4                                                                    ; out0             ;
; |UART|rtl~5                                                               ; |UART|rtl~5                                                                    ; out0             ;
; |UART|rtl~6                                                               ; |UART|rtl~6                                                                    ; out0             ;
; |UART|rtl~7                                                               ; |UART|rtl~7                                                                    ; out0             ;
; |UART|rtl~8                                                               ; |UART|rtl~8                                                                    ; out0             ;
; |UART|rtl~9                                                               ; |UART|rtl~9                                                                    ; out0             ;
; |UART|rtl~10                                                              ; |UART|rtl~10                                                                   ; out0             ;
; |UART|rtl~11                                                              ; |UART|rtl~11                                                                   ; out0             ;
; |UART|rtl~12                                                              ; |UART|rtl~12                                                                   ; out0             ;
; |UART|rtl~13                                                              ; |UART|rtl~13                                                                   ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|result_node[0]                                ; |UART|lpm_add_sub:add_rtl_8|result_node[0]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|result_node[1]                                ; |UART|lpm_add_sub:add_rtl_8|result_node[1]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|result_node[2]                                ; |UART|lpm_add_sub:add_rtl_8|result_node[2]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|result_node[3]                                ; |UART|lpm_add_sub:add_rtl_8|result_node[3]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[0]~0             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[0]               ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~0                             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~0                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~3                             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~3                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[3]~1             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[3]~1                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[2]~2             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[2]~2                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[1]~3             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[1]~3                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[3]               ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[2]               ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[1]               ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~7                             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~7                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~8                             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~8                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~9                             ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~9                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~10                            ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~10                                 ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~11                            ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~11                                 ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~12                            ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~12                                 ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~13                            ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~13                                 ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~14                            ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~14                                 ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~15                            ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|_~15                                 ; out0             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[3] ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[2] ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[2] ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[1] ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[1] ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[0] ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cout[0] ; |UART|lpm_add_sub:add_rtl_8|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |UART|lpm_add_sub:add_rtl_7|result_node[0]                                ; |UART|lpm_add_sub:add_rtl_7|result_node[0]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|result_node[1]                                ; |UART|lpm_add_sub:add_rtl_7|result_node[1]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|result_node[2]                                ; |UART|lpm_add_sub:add_rtl_7|result_node[2]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|result_node[3]                                ; |UART|lpm_add_sub:add_rtl_7|result_node[3]                                     ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[0]~0             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[0]               ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~0                             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~0                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~3                             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~3                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[3]~1             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[3]~1                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[2]~2             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[2]~2                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[1]~3             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[1]~3                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[3]               ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[2]               ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[1]               ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~7                             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~7                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~8                             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~8                                  ; out0             ;
; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~9                             ; |UART|lpm_add_sub:add_rtl_7|addcore:adder|_~9                                  ;