uart.sim.rpt

在ＶＨＤＬ上编写了UART通信协议

+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      78.42 % ;
; Total nodes checked                                 ; 627          ;
; Total output ports checked                          ; 644          ;
; Total output ports with complete 1/0-value coverage ; 505          ;
; Total output ports with no 1/0-value coverage       ; 101          ;
; Total output ports with no 1-value coverage         ; 112          ;
; Total output ports with no 0-value coverage         ; 128          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                   ;
+---------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                               ; Output Port Type ;
+---------------------------------------------------------------------------+--------------------------------------------------------------------------------+------------------+
; |UART|sst~0                                                               ; |UART|sst~0                                                                    ; out              ;
; |UART|sst~1                                                               ; |UART|sst~1                                                                    ; out              ;
; |UART|sst~3                                                               ; |UART|sst~3                                                                    ; out              ;
; |UART|sst~4                                                               ; |UART|sst~4                                                                    ; out              ;
; |UART|ssr~0                                                               ; |UART|ssr~0                                                                    ; out              ;
; |UART|ssr~1                                                               ; |UART|ssr~1                                                                    ; out              ;
; |UART|ssr~2                                                               ; |UART|ssr~2                                                                    ; out              ;
; |UART|ssr~3                                                               ; |UART|ssr~3                                                                    ; out              ;
; |UART|ssr~4                                                               ; |UART|ssr~4                                                                    ; out              ;
; |UART|ssr~5                                                               ; |UART|ssr~5                                                                    ; out              ;
; |UART|ssr~6                                                               ; |UART|ssr~6                                                                    ; out              ;
; |UART|ssr~7                                                               ; |UART|ssr~7                                                                    ; out              ;
; |UART|ssr~8                                                               ; |UART|ssr~8                                                                    ; out              ;
; |UART|ssr~9                                                               ; |UART|ssr~9                                                                    ; out              ;
; |UART|ssr~10                                                              ; |UART|ssr~10                                                                   ; out              ;
; |UART|ssr~11                                                              ; |UART|ssr~11                                                                   ; out              ;
; |UART|sst[1]                                                              ; |UART|sst[1]                                                                   ; out              ;
; |UART|ssr[2]                                                              ; |UART|ssr[2]                                                                   ; out              ;
; |UART|ssr[1]                                                              ; |UART|ssr[1]                                                                   ; out              ;
; |UART|t_shift~1                                                           ; |UART|t_shift~1                                                                ; out0             ;
; |UART|t_shift~4                                                           ; |UART|t_shift~4                                                                ; out0             ;
; |UART|t_shift~7                                                           ; |UART|t_shift~7                                                                ; out              ;
; |UART|t_shift~8                                                           ; |UART|t_shift~8                                                                ; out              ;
; |UART|t_shift~9                                                           ; |UART|t_shift~9                                                                ; out              ;
; |UART|t_shift~10                                                          ; |UART|t_shift~10                                                               ; out              ;
; |UART|t_shift~11                                                          ; |UART|t_shift~11                                                               ; out              ;
; |UART|t_shift~12                                                          ; |UART|t_shift~12                                                               ; out              ;
; |UART|t_shift~13                                                          ; |UART|t_shift~13                                                               ; out              ;
; |UART|t_shift~14                                                          ; |UART|t_shift~14                                                               ; out              ;
; |UART|t_shift~15                                                          ; |UART|t_shift~15                                                               ; out              ;
; |UART|t_shift~16                                                          ; |UART|t_shift~16                                                               ; out              ;
; |UART|t_shift~17                                                          ; |UART|t_shift~17                                                               ; out              ;
; |UART|txd~0                                                               ; |UART|txd~0                                                                    ; out              ;
; |UART|t_shift~18                                                          ; |UART|t_shift~18                                                               ; out              ;
; |UART|t_shift~19                                                          ; |UART|t_shift~19                                                               ; out              ;
; |UART|t_shift~20                                                          ; |UART|t_shift~20                                                               ; out              ;
; |UART|t_shift~21                                                          ; |UART|t_shift~21                                                               ; out              ;
; |UART|t_shift~22                                                          ; |UART|t_shift~22                                                               ; out              ;
; |UART|t_shift~23                                                          ; |UART|t_shift~23                                                               ; out              ;
; |UART|t_shift~24                                                          ; |UART|t_shift~24                                                               ; out              ;
; |UART|t_shift~25                                                          ; |UART|t_shift~25                                                               ; out              ;
; |UART|t_shift~26                                                          ; |UART|t_shift~26                                                               ; out              ;
; |UART|t_shift~27                                                          ; |UART|t_shift~27                                                               ; out              ;
; |UART|t_shift~28                                                          ; |UART|t_shift~28                                                               ; out              ;
; |UART|t_shift[10]                                                         ; |UART|t_shift[10]                                                              ; out              ;
; |UART|t_shift[9]                                                          ; |UART|t_shift[9]                                                               ; out              ;
; |UART|t_shift[8]                                                          ; |UART|t_shift[8]                                                               ; out              ;
; |UART|t_shift[7]                                                          ; |UART|t_shift[7]                                                               ; out              ;
; |UART|t_shift[6]                                                          ; |UART|t_shift[6]                                                               ; out              ;
; |UART|t_shift[5]                                                          ; |UART|t_shift[5]                                                               ; out              ;
; |UART|t_shift[4]                                                          ; |UART|t_shift[4]                                                               ; out              ;
; |UART|t_shift[3]                                                          ; |UART|t_shift[3]                                                               ; out              ;
; |UART|t_shift[2]                                                          ; |UART|t_shift[2]                                                               ; out              ;
; |UART|t_shift[1]                                                          ; |UART|t_shift[1]                                                               ; out              ;
; |UART|t_shift[0]                                                          ; |UART|t_shift[0]                                                               ; out              ;
; |UART|txdcnt[3]                                                           ; |UART|txdcnt[3]                                                                ; out              ;
; |UART|txdcnt~0                                                            ; |UART|txdcnt~0                                                                 ; out              ;
; |UART|txdcnt~1                                                            ; |UART|txdcnt~1                                                                 ; out              ;
; |UART|txdcnt~2                                                            ; |UART|txdcnt~2                                                                 ; out              ;
; |UART|txdcnt~3                                                            ; |UART|txdcnt~3                                                                 ; out              ;
; |UART|txdcnt[2]                                                           ; |UART|txdcnt[2]                                                                ; out              ;
; |UART|txdcnt[1]                                                           ; |UART|txdcnt[1]                                                                ; out              ;
; |UART|txdcnt[0]                                                           ; |UART|txdcnt[0]                                                                ; out              ;
; |UART|tem7                                                                ; |UART|tem7                                                                     ; out              ;
; |UART|r_shift~0                                                           ; |UART|r_shift~0                                                                ; out0             ;
; |UART|r_shift~1                                                           ; |UART|r_shift~1                                                                ; out0             ;
; |UART|r_shift~2                                                           ; |UART|r_shift~2                                                                ; out0             ;
; |UART|r_shift~3                                                           ; |UART|r_shift~3                                                                ; out0             ;
; |UART|r_shift~4                                                           ; |UART|r_shift~4                                                                ; out0             ;
; |UART|tem8                                                                ; |UART|tem8                                                                     ; out              ;