📄 uart.tan.rpt
字号:
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk16 ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; clk1 ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; wr ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk16' ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 230.79 MHz ( period = 4.333 ns ) ; r_shift[2] ; rbuf[6] ; clk16 ; clk16 ; None ; None ; 4.200 ns ;
; N/A ; 230.79 MHz ( period = 4.333 ns ) ; r_shift[2] ; rbuf[3] ; clk16 ; clk16 ; None ; None ; 4.200 ns ;
; N/A ; 230.79 MHz ( period = 4.333 ns ) ; r_shift[2] ; rbuf[2] ; clk16 ; clk16 ; None ; None ; 4.200 ns ;
; N/A ; 239.12 MHz ( period = 4.182 ns ) ; r_shift[3] ; rbuf[6] ; clk16 ; clk16 ; None ; None ; 4.049 ns ;
; N/A ; 239.12 MHz ( period = 4.182 ns ) ; r_shift[3] ; rbuf[3] ; clk16 ; clk16 ; None ; None ; 4.049 ns ;
; N/A ; 239.12 MHz ( period = 4.182 ns ) ; r_shift[3] ; rbuf[2] ; clk16 ; clk16 ; None ; None ; 4.049 ns ;
; N/A ; 240.56 MHz ( period = 4.157 ns ) ; r_shift[6] ; rbuf[6] ; clk16 ; clk16 ; None ; None ; 4.024 ns ;
; N/A ; 240.56 MHz ( period = 4.157 ns ) ; r_shift[6] ; rbuf[3] ; clk16 ; clk16 ; None ; None ; 4.024 ns ;
; N/A ; 240.56 MHz ( period = 4.157 ns ) ; r_shift[6] ; rbuf[2] ; clk16 ; clk16 ; None ; None ; 4.024 ns ;
; N/A ; 248.82 MHz ( period = 4.019 ns ) ; r_shift[2] ; rbuf[1] ; clk16 ; clk16 ; None ; None ; 3.853 ns ;
; N/A ; 257.86 MHz ( period = 3.878 ns ) ; r_shift[4] ; rbuf[6] ; clk16 ; clk16 ; None ; None ; 3.745 ns ;
; N/A ; 257.86 MHz ( period = 3.878 ns ) ; r_shift[4] ; rbuf[3] ; clk16 ; clk16 ; None ; None ; 3.745 ns ;
; N/A ; 257.86 MHz ( period = 3.878 ns ) ; r_shift[4] ; rbuf[2] ; clk16 ; clk16 ; None ; None ; 3.745 ns ;
; N/A ; 258.53 MHz ( period = 3.868 ns ) ; r_shift[3] ; rbuf[1] ; clk16 ; clk16 ; None ; None ; 3.702 ns ;
; N/A ; 258.53 MHz ( period = 3.868 ns ) ; sm2 ; sm2 ; clk16 ; clk16 ; None ; None ; 3.702 ns ;
; N/A ; 258.53 MHz ( period = 3.868 ns ) ; rxdcnt[3] ; over[1] ; clk16 ; clk16 ; None ; None ; 3.735 ns ;
; N/A ; 258.53 MHz ( period = 3.868 ns ) ; rxdcnt[3] ; over[0] ; clk16 ; clk16 ; None ; None ; 3.735 ns ;
; N/A ; 260.21 MHz ( period = 3.843 ns ) ; r_shift[6] ; rbuf[1] ; clk16 ; clk16 ; None ; None ; 3.677 ns ;
; N/A ; 260.62 MHz ( period = 3.837 ns ) ; r_shift[2] ; rbuf[7] ; clk16 ; clk16 ; None ; None ; 3.671 ns ;
; N/A ; 260.62 MHz ( period = 3.837 ns ) ; r_shift[2] ; rbuf[5] ; clk16 ; clk16 ; None ; None ; 3.671 ns ;
; N/A ; 260.62 MHz ( period = 3.837 ns ) ; r_shift[2] ; rbuf[4] ; clk16 ; clk16 ; None ; None ; 3.671 ns ;
; N/A ; 260.62 MHz ( period = 3.837 ns ) ; r_shift[2] ; rbuf[0] ; clk16 ; clk16 ; None ; None ; 3.671 ns ;
; N/A ; 265.46 MHz ( period = 3.767 ns ) ; rxdcnt[2] ; over[1] ; clk16 ; clk16 ; None ; None ; 3.634 ns ;
; N/A ; 265.46 MHz ( period = 3.767 ns ) ; rxdcnt[2] ; over[0] ; clk16 ; clk16 ; None ; None ; 3.634 ns ;
; N/A ; 268.74 MHz ( period = 3.721 ns ) ; r_shift[8] ; rbuf[6] ; clk16 ; clk16 ; None ; None ; 3.588 ns ;
; N/A ; 268.74 MHz ( period = 3.721 ns ) ; r_shift[8] ; rbuf[3] ; clk16 ; clk16 ; None ; None ; 3.588 ns ;
; N/A ; 268.74 MHz ( period = 3.721 ns ) ; r_shift[8] ; rbuf[2] ; clk16 ; clk16 ; None ; None ; 3.588 ns ;
; N/A ; 271.30 MHz ( period = 3.686 ns ) ; r_shift[3] ; rbuf[7] ; clk16 ; clk16 ; None ; None ; 3.520 ns ;
; N/A ; 271.30 MHz ( period = 3.686 ns ) ; r_shift[3] ; rbuf[5] ; clk16 ; clk16 ; None ; None ; 3.520 ns ;
; N/A ; 271.30 MHz ( period = 3.686 ns ) ; r_shift[3] ; rbuf[4] ; clk16 ; clk16 ; None ; None ; 3.520 ns ;
; N/A ; 271.30 MHz ( period = 3.686 ns ) ; r_shift[3] ; rbuf[0] ; clk16 ; clk16 ; None ; None ; 3.520 ns ;
; N/A ; 271.37 MHz ( period = 3.685 ns ) ; rxdcnt[0] ; over[1] ; clk16 ; clk16 ; None ; None ; 3.552 ns ;
; N/A ; 271.37 MHz ( period = 3.685 ns ) ; rxdcnt[0] ; over[0] ; clk16 ; clk16 ; None ; None ; 3.552 ns ;
; N/A ; 273.15 MHz ( period = 3.661 ns ) ; r_shift[6] ; rbuf[7] ; clk16 ; clk16 ; None ; None ; 3.495 ns ;
; N/A ; 273.15 MHz ( period = 3.661 ns ) ; r_shift[6] ; rbuf[5] ; clk16 ; clk16 ; None ; None ; 3.495 ns ;
; N/A ; 273.15 MHz ( period = 3.661 ns ) ; r_shift[6] ; rbuf[4] ; clk16 ; clk16 ; None ; None ; 3.495 ns ;
; N/A ; 273.15 MHz ( period = 3.661 ns ) ; r_shift[6] ; rbuf[0] ; clk16 ; clk16 ; None ; None ; 3.495 ns ;
; N/A ; 280.11 MHz ( period = 3.570 ns ) ; rxdcnt[1] ; over[1] ; clk16 ; clk16 ; None ; None ; 3.437 ns ;
; N/A ; 280.11 MHz ( period = 3.570 ns ) ; rxdcnt[1] ; over[0] ; clk16 ; clk16 ; None ; None ; 3.437 ns ;
; N/A ; 280.58 MHz ( period = 3.564 ns ) ; r_shift[4] ; rbuf[1] ; clk16 ; clk16 ; None ; None ; 3.398 ns ;
; N/A ; 281.21 MHz ( period = 3.556 ns ) ; r_shift[4] ; sm2 ; clk16 ; clk16 ; None ; None ; 3.391 ns ;
; N/A ; 281.61 MHz ( period = 3.551 ns ) ; r_shift[7] ; rbuf[6] ; clk16 ; clk16 ; None ; None ; 3.418 ns ;
; N/A ; 281.61 MHz ( period = 3.551 ns ) ; r_shift[7] ; rbuf[3] ; clk16 ; clk16 ; None ; None ; 3.418 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -