alt_u_div_c5f.tdf

用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行

	add_sub_17_datab[10..0]	:	WIRE;
	add_sub_17_result[10..0]	:	WIRE;
	add_sub_18_result_int[11..0]	:	WIRE;
	add_sub_18_cout	:	WIRE;
	add_sub_18_dataa[10..0]	:	WIRE;
	add_sub_18_datab[10..0]	:	WIRE;
	add_sub_18_result[10..0]	:	WIRE;
	add_sub_19_result_int[11..0]	:	WIRE;
	add_sub_19_cout	:	WIRE;
	add_sub_19_dataa[10..0]	:	WIRE;
	add_sub_19_datab[10..0]	:	WIRE;
	add_sub_19_result[10..0]	:	WIRE;
	add_sub_2_result_int[3..0]	:	WIRE;
	add_sub_2_cout	:	WIRE;
	add_sub_2_dataa[2..0]	:	WIRE;
	add_sub_2_datab[2..0]	:	WIRE;
	add_sub_2_result[2..0]	:	WIRE;
	add_sub_20_result_int[11..0]	:	WIRE;
	add_sub_20_cout	:	WIRE;
	add_sub_20_dataa[10..0]	:	WIRE;
	add_sub_20_datab[10..0]	:	WIRE;
	add_sub_20_result[10..0]	:	WIRE;
	add_sub_21_result_int[11..0]	:	WIRE;
	add_sub_21_cout	:	WIRE;
	add_sub_21_dataa[10..0]	:	WIRE;
	add_sub_21_datab[10..0]	:	WIRE;
	add_sub_21_result[10..0]	:	WIRE;
	add_sub_22_result_int[11..0]	:	WIRE;
	add_sub_22_cout	:	WIRE;
	add_sub_22_dataa[10..0]	:	WIRE;
	add_sub_22_datab[10..0]	:	WIRE;
	add_sub_22_result[10..0]	:	WIRE;
	add_sub_23_result_int[11..0]	:	WIRE;
	add_sub_23_cout	:	WIRE;
	add_sub_23_dataa[10..0]	:	WIRE;
	add_sub_23_datab[10..0]	:	WIRE;
	add_sub_23_result[10..0]	:	WIRE;
	add_sub_24_result_int[11..0]	:	WIRE;
	add_sub_24_cout	:	WIRE;
	add_sub_24_dataa[10..0]	:	WIRE;
	add_sub_24_datab[10..0]	:	WIRE;
	add_sub_24_result[10..0]	:	WIRE;
	add_sub_25_result_int[11..0]	:	WIRE;
	add_sub_25_cout	:	WIRE;
	add_sub_25_dataa[10..0]	:	WIRE;
	add_sub_25_datab[10..0]	:	WIRE;
	add_sub_25_result[10..0]	:	WIRE;
	add_sub_26_result_int[11..0]	:	WIRE;
	add_sub_26_cout	:	WIRE;
	add_sub_26_dataa[10..0]	:	WIRE;
	add_sub_26_datab[10..0]	:	WIRE;
	add_sub_26_result[10..0]	:	WIRE;
	add_sub_27_result_int[11..0]	:	WIRE;
	add_sub_27_cout	:	WIRE;
	add_sub_27_dataa[10..0]	:	WIRE;
	add_sub_27_datab[10..0]	:	WIRE;
	add_sub_27_result[10..0]	:	WIRE;
	add_sub_28_result_int[11..0]	:	WIRE;
	add_sub_28_cout	:	WIRE;
	add_sub_28_dataa[10..0]	:	WIRE;
	add_sub_28_datab[10..0]	:	WIRE;
	add_sub_28_result[10..0]	:	WIRE;
	add_sub_29_result_int[11..0]	:	WIRE;
	add_sub_29_cout	:	WIRE;
	add_sub_29_dataa[10..0]	:	WIRE;
	add_sub_29_datab[10..0]	:	WIRE;
	add_sub_29_result[10..0]	:	WIRE;
	add_sub_3_result_int[4..0]	:	WIRE;
	add_sub_3_cout	:	WIRE;
	add_sub_3_dataa[3..0]	:	WIRE;
	add_sub_3_datab[3..0]	:	WIRE;
	add_sub_3_result[3..0]	:	WIRE;
	add_sub_30_result_int[11..0]	:	WIRE;
	add_sub_30_cout	:	WIRE;