vr_table.asm

VCP201_CODE is a FPGA source code.

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;; Look-up table for vr adjustment
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
	org     0x0600  
VR_table:
	addwf   PCL,F
        nop
	retlw   D'0'            ;0 ~ 38
	retlw   D'1'
	retlw   D'3'            ;40
	retlw   D'5'            
	retlw   D'7'
	retlw   D'9'
	retlw   D'11'
	retlw   D'13'
	retlw   D'15'
	retlw   D'17'
	retlw   D'19'
	retlw   D'21'
	retlw   D'23'           ;50
	retlw   D'25'
	retlw   D'27'
	retlw   D'29'
	retlw   D'31'
	retlw   D'33'
	retlw   D'35'
	retlw   D'37'
	retlw   D'39'
	retlw   D'41'
	retlw   D'43'           ;60
	retlw   D'45'
	retlw   D'47'
	retlw   D'49'
	retlw   D'51'
	retlw   D'53'
	retlw   D'55'
	retlw   D'57'
	retlw   D'59'
	retlw   D'61'
	retlw   D'63'           ;70
	retlw   D'65'
	retlw   D'67'
	retlw   D'69'
	retlw   D'71'
	retlw   D'73'
	retlw   D'75'
	retlw   D'77'
	retlw   D'79'
	retlw   D'81'
	retlw   D'83'           ;80
        retlw   D'85'
        retlw   D'87'
        retlw   D'89'
        retlw   D'91'
        retlw   D'93'
        retlw   D'95'
        retlw   D'97'
        retlw   D'98'
        retlw   D'100'
        retlw   D'102'           ;90
        retlw   D'104'
        retlw   D'106'
        retlw   D'108'
        retlw   D'109'
        retlw   D'110'
        retlw   D'111'
        retlw   D'112'
        retlw   D'113'
        retlw   D'114'
        retlw   D'115'          ;100
        retlw   D'116'
        retlw   D'117'
        retlw   D'118'
        retlw   D'119'
        retlw   D'120'
        retlw   D'121'
        retlw   D'122'
        retlw   D'123'
        retlw   D'124'
        retlw   D'125'          ;110
        retlw   D'126'
        retlw   D'127'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'          ;120
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw   D'128'
        retlw	d'128'
        retlw	d'128'		;dummy

;----------------E N D-------------