receiver.hier_info

基于FPGA的uart控制器

|receiver
baud_clk => rxd_shift[6].CLK
baud_clk => rxd_shift[5].CLK
baud_clk => rxd_shift[4].CLK
baud_clk => rxd_shift[3].CLK
baud_clk => rxd_shift[2].CLK
baud_clk => rxd_shift[1].CLK
baud_clk => rxd_shift[0].CLK
baud_clk => rxcnt16[3].CLK
baud_clk => rxcnt16[2].CLK
baud_clk => rxcnt16[1].CLK
baud_clk => rxcnt16[0].CLK
baud_clk => rxd_cnt[3].CLK
baud_clk => rxd_cnt[2].CLK
baud_clk => rxd_cnt[1].CLK
baud_clk => rxd_cnt[0].CLK
baud_clk => rec_ready~reg0.CLK
baud_clk => detector~reg0.CLK
baud_clk => rbuf[7]~reg0.CLK
baud_clk => rbuf[6]~reg0.CLK
baud_clk => rbuf[5]~reg0.CLK
baud_clk => rbuf[4]~reg0.CLK
baud_clk => rbuf[3]~reg0.CLK
baud_clk => rbuf[2]~reg0.CLK
baud_clk => rbuf[1]~reg0.CLK
baud_clk => rbuf[0]~reg0.CLK
baud_clk => rxd_shift[7].CLK
rst => rxd_shift[6].ACLR
rst => rxd_shift[5].ACLR
rst => rxd_shift[4].ACLR
rst => rxd_shift[3].ACLR
rst => rxd_shift[2].ACLR
rst => rxd_shift[1].ACLR
rst => rxd_shift[0].ACLR
rst => rxcnt16[3].ACLR
rst => rxcnt16[2].ACLR
rst => rxcnt16[1].ACLR
rst => rxcnt16[0].ACLR
rst => rxd_cnt[3].ACLR
rst => rxd_cnt[2].ACLR
rst => rxd_cnt[1].ACLR
rst => rxd_cnt[0].ACLR
rst => rec_ready~reg0.ACLR
rst => detector~reg0.ACLR
rst => rxd_shift[7].ACLR
rxd => process0~0.IN1
rxd => rxd_shift[7].DATAIN
rbuf[0] <= rbuf[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rbuf[1] <= rbuf[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rbuf[2] <= rbuf[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rbuf[3] <= rbuf[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rbuf[4] <= rbuf[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rbuf[5] <= rbuf[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rbuf[6] <= rbuf[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rbuf[7] <= rbuf[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rec_ready <= rec_ready~reg0.DB_MAX_OUTPUT_PORT_TYPE
detector <= detector~reg0.DB_MAX_OUTPUT_PORT_TYPE