dds51.fit.rpt

DDs直接数字频率合成器的源代码

; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/yezi工程/ub/dds/dds51.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/yezi工程/ub/dds/dds51.pin.


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                   ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Total logic elements                        ; 596 / 2,910 ( 20 % )                                                    ;
;     -- Combinational with no register       ; 123                                                                     ;
;     -- Register only                        ; 130                                                                     ;
;     -- Combinational with a register        ; 343                                                                     ;
;                                             ;                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                         ;
;     -- 4 input functions                    ; 190                                                                     ;
;     -- 3 input functions                    ; 132                                                                     ;
;     -- 2 input functions                    ; 124                                                                     ;
;     -- 1 input functions                    ; 85                                                                      ;
;     -- 0 input functions                    ; 65                                                                      ;
;                                             ;                                                                         ;
; Logic elements by mode                      ;                                                                         ;
;     -- normal mode                          ; 481                                                                     ;
;     -- arithmetic mode                      ; 115                                                                     ;
;     -- qfbk mode                            ; 25                                                                      ;
;     -- register cascade mode                ; 0                                                                       ;
;     -- synchronous clear/load mode          ; 140                                                                     ;
;     -- asynchronous clear/load mode         ; 240                                                                     ;
;                                             ;                                                                         ;
; Total LABs                                  ; 76 / 291 ( 26 % )                                                       ;
; Logic elements in carry chains              ; 127                                                                     ;
; User inserted logic elements                ; 0                                                                       ;
; Virtual pins                                ; 0                                                                       ;
; I/O pins                                    ; 11 / 104 ( 11 % )                                                       ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )                                                          ;
; Global signals                              ; 8                                                                       ;
; M4Ks                                        ; 11 / 13 ( 85 % )                                                        ;
; Total memory bits                           ; 41,984 / 59,904 ( 70 % )                                                ;
; Total RAM block bits                        ; 50,688 / 59,904 ( 85 % )                                                ;
; PLLs                                        ; 1 / 1 ( 100 % )                                                         ;
; Global clocks                               ; 8 / 8 ( 100 % )                                                         ;
; Maximum fan-out node                        ; altera_internal_jtag~TDO                                                ;
; Maximum fan-out                             ; 329                                                                     ;
; Highest non-global fan-out signal           ; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4] ;
; Highest non-global fan-out                  ; 74                                                                      ;
; Total fan-out                               ; 2947                                                                    ;
; Average fan-out                             ; 4.71                                                                    ;
+---------------------------------------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;