decoder1.v

来自「一百多个例子很好的verilog 学习资料」· Verilog 代码 · 共 5 行

module decoder(out,in);
output    [7:0] out;
input     [2:0]  in;
assign  out=1'b1<<in;
endmodule