📄 timecontrol.sim.rpt
字号:
; Complete 1/0-Value Coverage ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+------------------+
; |TimeControl|always0~0 ; |TimeControl|always0~0 ; out0 ;
; |TimeControl|always0~1 ; |TimeControl|always0~1 ; out0 ;
; |TimeControl|minute_ones[0]~reg0 ; |TimeControl|minute_ones[0]~reg0 ; regout ;
; |TimeControl|minute_tens~0 ; |TimeControl|minute_tens~0 ; out ;
; |TimeControl|minute_tens~1 ; |TimeControl|minute_tens~1 ; out ;
; |TimeControl|minute_tens~2 ; |TimeControl|minute_tens~2 ; out ;
; |TimeControl|minute_ones~0 ; |TimeControl|minute_ones~0 ; out ;
; |TimeControl|minute_ones~1 ; |TimeControl|minute_ones~1 ; out ;
; |TimeControl|minute_ones~2 ; |TimeControl|minute_ones~2 ; out ;
; |TimeControl|minute_ones~3 ; |TimeControl|minute_ones~3 ; out ;
; |TimeControl|hour~0 ; |TimeControl|hour~0 ; out ;
; |TimeControl|hour~1 ; |TimeControl|hour~1 ; out ;
; |TimeControl|minute_tens~3 ; |TimeControl|minute_tens~3 ; out ;
; |TimeControl|minute_tens~4 ; |TimeControl|minute_tens~4 ; out ;
; |TimeControl|minute_tens~5 ; |TimeControl|minute_tens~5 ; out ;
; |TimeControl|hour[1]~reg0 ; |TimeControl|hour[1]~reg0 ; regout ;
; |TimeControl|hour[0]~reg0 ; |TimeControl|hour[0]~reg0 ; regout ;
; |TimeControl|minute_tens[2]~reg0 ; |TimeControl|minute_tens[2]~reg0 ; regout ;
; |TimeControl|minute_tens[1]~reg0 ; |TimeControl|minute_tens[1]~reg0 ; regout ;
; |TimeControl|minute_tens[0]~reg0 ; |TimeControl|minute_tens[0]~reg0 ; regout ;
; |TimeControl|minute_ones[3]~reg0 ; |TimeControl|minute_ones[3]~reg0 ; regout ;
; |TimeControl|minute_ones[2]~reg0 ; |TimeControl|minute_ones[2]~reg0 ; regout ;
; |TimeControl|minute_ones[1]~reg0 ; |TimeControl|minute_ones[1]~reg0 ; regout ;
; |TimeControl|clk ; |TimeControl|clk ; out ;
; |TimeControl|reset ; |TimeControl|reset ; out ;
; |TimeControl|hour[0] ; |TimeControl|hour[0] ; pin_out ;
; |TimeControl|hour[1] ; |TimeControl|hour[1] ; pin_out ;
; |TimeControl|minute_tens[0] ; |TimeControl|minute_tens[0] ; pin_out ;
; |TimeControl|minute_tens[1] ; |TimeControl|minute_tens[1] ; pin_out ;
; |TimeControl|minute_tens[2] ; |TimeControl|minute_tens[2] ; pin_out ;
; |TimeControl|minute_ones[0] ; |TimeControl|minute_ones[0] ; pin_out ;
; |TimeControl|minute_ones[1] ; |TimeControl|minute_ones[1] ; pin_out ;
; |TimeControl|minute_ones[2] ; |TimeControl|minute_ones[2] ; pin_out ;
; |TimeControl|minute_ones[3] ; |TimeControl|minute_ones[3] ; pin_out ;
; |TimeControl|Equal0~33 ; |TimeControl|Equal0~33 ; out0 ;
; |TimeControl|Equal1~33 ; |TimeControl|Equal1~33 ; out0 ;
; |TimeControl|Equal2~33 ; |TimeControl|Equal2~33 ; out0 ;
; |TimeControl|Equal3~33 ; |TimeControl|Equal3~33 ; out0 ;
; |TimeControl|Equal4~33 ; |TimeControl|Equal4~33 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|result_node[0] ; |TimeControl|lpm_add_sub:Add2|result_node[0] ; out0 ;
; |TimeControl|lpm_add_sub:Add2|result_node[1] ; |TimeControl|lpm_add_sub:Add2|result_node[1] ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0 ; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0]~0 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0] ; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[0] ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~0 ; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~0 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~3 ; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~3 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~1 ; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1]~1 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1] ; |TimeControl|lpm_add_sub:Add2|addcore:adder|unreg_res_node[1] ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~5 ; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~5 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~6 ; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~6 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~7 ; |TimeControl|lpm_add_sub:Add2|addcore:adder|_~7 ; out0 ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |TimeControl|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |TimeControl|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[0] ; cout ;
; |TimeControl|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |TimeControl|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout ;
; |TimeControl|lpm_add_sub:Add1|result_node[0] ; |TimeControl|lpm_add_sub:Add1|result_node[0] ; out0 ;
; |TimeControl|lpm_add_sub:Add1|result_node[1] ; |TimeControl|lpm_add_sub:Add1|result_node[1] ; out0 ;
; |TimeControl|lpm_add_sub:Add1|result_node[2] ; |TimeControl|lpm_add_sub:Add1|result_node[2] ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0] ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~0 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~0 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~3 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~3 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~1 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~1 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~2 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~2 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2] ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1] ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~6 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~6 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~7 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~7 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~8 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~8 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~9 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~9 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~10 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~10 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~11 ; |TimeControl|lpm_add_sub:Add1|addcore:adder|_~11 ; out0 ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1] ; cout ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0] ; cout ;
; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |TimeControl|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout ;
; |TimeControl|lpm_add_sub:Add0|result_node[0] ; |TimeControl|lpm_add_sub:Add0|result_node[0] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|result_node[1] ; |TimeControl|lpm_add_sub:Add0|result_node[1] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|result_node[2] ; |TimeControl|lpm_add_sub:Add0|result_node[2] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|result_node[3] ; |TimeControl|lpm_add_sub:Add0|result_node[3] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~0 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~0 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~3 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~3 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~1 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~2 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~3 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1] ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~7 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~7 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~8 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~8 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~9 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~9 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~10 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~10 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~11 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~11 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~12 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~12 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~13 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~13 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~14 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~14 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~15 ; |TimeControl|lpm_add_sub:Add0|addcore:adder|_~15 ; out0 ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; cout ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; cout ;
; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |TimeControl|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -