📄 pipemult.fit.rpt
字号:
; M5 ; 59 ; 4 ; wraddress1[3] ; input ; LVTTL ; ; Column I/O ; N ;
; M6 ; 60 ; 4 ; q[1] ; output ; LVTTL ; ; Column I/O ; N ;
; M7 ; 65 ; 4 ; wraddress1[0] ; input ; LVTTL ; ; Column I/O ; N ;
; M8 ; 74 ; 4 ; datab[7] ; input ; LVTTL ; ; Column I/O ; N ;
; M9 ; 88 ; 4 ; q[3] ; output ; LVTTL ; ; Column I/O ; N ;
; M10 ; 75 ; 4 ; datab[1] ; input ; LVTTL ; ; Column I/O ; N ;
; M11 ; 89 ; 4 ; wraddress1[1] ; input ; LVTTL ; ; Column I/O ; N ;
; M12 ; 90 ; 4 ; q[8] ; output ; LVTTL ; ; Column I/O ; N ;
; M13 ; 109 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; M14 ; 110 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; M15 ; 112 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; M16 ; 113 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; N1 ; 38 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; N2 ; 40 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; N3 ; 44 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; N4 ; 50 ; 1 ; q[9] ; output ; LVTTL ; ; Row I/O ; N ;
; N5 ; 61 ; 4 ; q[7] ; output ; LVTTL ; ; Column I/O ; N ;
; N6 ; 62 ; 4 ; q[5] ; output ; LVTTL ; ; Column I/O ; N ;
; N7 ; 69 ; 4 ; q[0] ; output ; LVTTL ; ; Column I/O ; N ;
; N8 ; 72 ; 4 ; wren1 ; input ; LVTTL ; ; Column I/O ; N ;
; N9 ; 79 ; 4 ; datab[2] ; input ; LVTTL ; ; Column I/O ; N ;
; N10 ; 82 ; 4 ; dataa[4] ; input ; LVTTL ; ; Column I/O ; N ;
; N11 ; 86 ; 4 ; dataa[2] ; input ; LVTTL ; ; Column I/O ; N ;
; N12 ; 87 ; 4 ; dataa[6] ; input ; LVTTL ; ; Column I/O ; N ;
; N13 ; 99 ; 3 ; q[15] ; output ; LVTTL ; ; Row I/O ; N ;
; N14 ; 108 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; N15 ; 103 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; N16 ; 104 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; P1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; P2 ; 48 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; P3 ; 49 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; P4 ; 54 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P5 ; 58 ; 4 ; q[2] ; output ; LVTTL ; ; Column I/O ; N ;
; P6 ; 63 ; 4 ; q[11] ; output ; LVTTL ; ; Column I/O ; N ;
; P7 ; 68 ; 4 ; rdaddress1[3] ; input ; LVTTL ; ; Column I/O ; N ;
; P8 ; 73 ; 4 ; wraddress1[4] ; input ; LVTTL ; ; Column I/O ; N ;
; P9 ; 78 ; 4 ; datab[6] ; input ; LVTTL ; ; Column I/O ; N ;
; P10 ; 83 ; 4 ; datab[0] ; input ; LVTTL ; ; Column I/O ; N ;
; P11 ; 85 ; 4 ; dataa[3] ; input ; LVTTL ; ; Column I/O ; N ;
; P12 ; 91 ; 4 ; q[10] ; output ; LVTTL ; ; Column I/O ; N ;
; P13 ; 96 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P14 ; 100 ; 3 ; q[14] ; output ; LVTTL ; ; Row I/O ; N ;
; P15 ; 101 ; 3 ; rdaddress1[2] ; input ; LVTTL ; ; Row I/O ; N ;
; P16 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ;
; R1 ; 47 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; R2 ; 51 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R3 ; 53 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R4 ; 55 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R5 ; 57 ; 4 ; q[13] ; output ; LVTTL ; ; Column I/O ; N ;
; R6 ; 64 ; 4 ; wraddress1[2] ; input ; LVTTL ; ; Column I/O ; N ;
; R7 ; 67 ; 4 ; rdaddress1[4] ; input ; LVTTL ; ; Column I/O ; N ;
; R8 ; 70 ; 4 ; q[6] ; output ; LVTTL ; ; Column I/O ; N ;
; R9 ; 76 ; 4 ; dataa[1] ; input ; LVTTL ; ; Column I/O ; N ;
; R10 ; 80 ; 4 ; datab[4] ; input ; LVTTL ; ; Column I/O ; N ;
; R11 ; 84 ; 4 ; datab[5] ; input ; LVTTL ; ; Column I/O ; N ;
; R12 ; 92 ; 4 ; rdaddress1[0] ; input ; LVTTL ; ; Column I/O ; N ;
; R13 ; 94 ; 4 ; rdaddress1[1] ; input ; LVTTL ; ; Column I/O ; N ;
; R14 ; 95 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R15 ; 98 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R16 ; 102 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; T1 ; ; ; GND ; gnd ; ; ; -- ; ;
; T2 ; 52 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T3 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ;
; T4 ; 56 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T5 ; ; ; GND ; gnd ; ; ; -- ; ;
; T6 ; 66 ; 4 ; q[4] ; output ; LVTTL ; ; Column I/O ; N ;
; T7 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; T8 ; 71 ; 4 ; q[12] ; output ; LVTTL ; ; Column I/O ; N ;
; T9 ; 77 ; 4 ; dataa[5] ; input ; LVTTL ; ; Column I/O ; N ;
; T10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; T11 ; 81 ; 4 ; dataa[0] ; input ; LVTTL ; ; Column I/O ; N ;
; T12 ; ; ; GND ; gnd ; ; ; -- ; ;
; T13 ; 93 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T14 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ;
; T15 ; 97 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T16 ; ; ; GND ; gnd ; ; ; -- ; ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; LVDS ; 4 pF ; 100 Ohm (Differential) ;
; RSDS ; 0 pF ; 100 Ohm (Differential) ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |pipemult ; 134 (0) ; 88 ; 512 ; 44 ; 0 ; 46 (0) ; 2 (0) ; 86 (0) ; 68 (0) ; |pipemult ;
; |mult:inst| ; 134 (0) ; 88 ; 0 ; 0 ; 0 ; 46 (0) ; 2 (0) ; 86 (0) ; 68 (0) ; |pipemult|mult:inst ;
; |lpm_mult:lpm_mult_component| ; 134 (0) ; 88 ; 0 ; 0 ; 0 ; 46 (0) ; 2 (0) ; 86 (0) ; 68 (0) ; |pipemult|mult:inst|lpm_mult:lpm_mult_component ;
; |multcore:mult_core| ; 134 (64) ; 88 ; 0 ; 0 ; 0 ; 46 (0) ; 2 (0) ; 86 (64) ; 68 (0) ; |pipemult|mult:inst|lpm_mult:lpm_mult_component|multcore:mult_core ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -