📄 _primary.vhd
字号:
library verilog;use verilog.vl_types.all;entity stratixii_lvds_rx_bitslip is generic( channel_width : integer := 10; bitslip_rollover: integer := 12 ); port( clk0 : in vl_logic; bslipcntl : in vl_logic; bsliprst : in vl_logic; datain : in vl_logic; bslipmax : out vl_logic; dataout : out vl_logic );end stratixii_lvds_rx_bitslip;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -