_primary.vhd

来自「上传的是WIMAX系统中」· VHDL 代码 · 共 10 行

library verilog;
use verilog.vl_types.all;
entity ddr_clk is
    port(
        datain_h        : in     vl_logic;
        clk             : in     vl_logic;
        dataout         : out    vl_logic
    );
end ddr_clk;