addr_gen.hif

用vhdl语言实现的中值滤波,硬件需要DE2板

Version 4.2 Build 157 12/07/2004 SJ Full Version
32
1857
OFF
OFF
OFF
OFF
OFF
FV_OFF
VRSM_ON
VHSM_ON
RETIME_OFF
REMAP_OFF
0
-- Start Partition --
|
ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP
Off
ADV_NETLIST_OPT_SYNTH_GATE_RETIME
Off
STATE_MACHINE_PROCESSING
Auto
STRATIXII_OPTIMIZATION_TECHNIQUE
Balanced
CYCLONE_OPTIMIZATION_TECHNIQUE
Balanced
CYCLONEII_OPTIMIZATION_TECHNIQUE
Balanced
STRATIX_OPTIMIZATION_TECHNIQUE
Balanced
MAXII_OPTIMIZATION_TECHNIQUE
Balanced
----
-- End Partition --
# entity
cntr_829
# case_insensitive
# source_file
db|cntr_829.tdf
1111650870
6
# storage
db|addr_gen.(2).cnf
db|addr_gen.(2).cnf
# used_port {
clock
clk_en
cnt_en
aclr
sclr
q0
q1
q2
q3
q4
q5
q6
}
# end
# entity
cntr_m39
# case_insensitive
# source_file
db|cntr_m39.tdf
1111654430
6
# storage
db|addr_gen.(43).cnf
db|addr_gen.(43).cnf
# used_port {
clock
clk_en
cnt_en
aclr
sclr
q0
q1
q2
q3
q4
q5
q6
q7
q8
q9
q10
q11
q12
q13
q14
q15
q16
q17
q18
q19
q20
q21
q22
q23
q24
q25
q26
q27
q28
q29
q30
q31
}
# end
# entity
cntr_0q8
# case_insensitive
# source_file
db|cntr_0q8.tdf
1111662036
6
# storage
db|addr_gen.(45).cnf
db|addr_gen.(45).cnf
# used_port {
data0
data1
data2
data3
data4
data5
data6
data7
data8
data9
data10
data11
data12
data13
data14
data15
data16
data17
data18
data19
data20
data21
data22
data23
data24
data25
data26
data27
data28
data29
data30
data31
clock
aclr
sclr
sload
q0
q1
q2
q3
q4
q5
q6
q7
q8
q9
q10
q11
q12
q13
q14
q15
q16
q17
q18
q19
q20
q21
q22
q23
q24
q25
q26
q27
q28
q29
q30
q31
}
# end
# entity
cntr_729
# case_insensitive
# source_file
db|cntr_729.tdf
1111664536
6
# storage
db|addr_gen.(61).cnf
db|addr_gen.(61).cnf
# used_port {
clock
clk_en
cnt_en
aclr
sclr
q0
q1
q2
q3
q4
q5
}
# end
# entity
cntr_gd8
# case_insensitive
# source_file
db|cntr_gd8.tdf
1111664990
6
# storage
db|addr_gen.(66).cnf
db|addr_gen.(66).cnf
# used_port {
clock
clk_en
aclr
sclr
q0
q1
q2
q3
q4
q5
}
# end
# entity
cntr_rd8
# case_insensitive
# source_file
db|cntr_rd8.tdf
1111718936
6
# storage
db|addr_gen.(75).cnf
db|addr_gen.(75).cnf
# used_port {
clock
cnt_en
aclr
sclr
q0
q1
q2
q3
q4
q5
}
# end
# entity
addr_gen
# logic_option {
AUTO_RAM_RECOGNITION
ON
}
# case_sensitive
# source_file
addr_gen.v
1112615894
7
# storage
db|addr_gen.(0).cnf
db|addr_gen.(0).cnf
# internal_option {
AUTO_RESOURCE_SHARING
OFF
PRESERVE_REGISTER
OFF
DUP_REG_EXTRACTION
ON
DUP_LOGIC_EXTRACTION
ON
}
# user_parameter {
WIDTH
80
PARAMETER_DEC
DEF
DEPTH
60
PARAMETER_DEC
DEF
SIZE
13
PARAMETER_DEC
DEF
ROM_VOLUMN
4800
PARAMETER_DEC
DEF
}
# end
# complete