addr_gen.hier_info

用vhdl语言实现的中值滤波,硬件需要DE2板

|addr_gen
clk => addr_count[11].CLK
clk => addr_count[10].CLK
clk => addr_count[9].CLK
clk => addr_count[8].CLK
clk => addr_count[7].CLK
clk => addr_count[6].CLK
clk => addr_count[5].CLK
clk => addr_count[4].CLK
clk => addr_count[3].CLK
clk => addr_count[2].CLK
clk => addr_count[1].CLK
clk => addr_count[0].CLK
clk => count_ray[5].CLK
clk => count_ray[4].CLK
clk => count_ray[3].CLK
clk => count_ray[2].CLK
clk => count_ray[1].CLK
clk => count_ray[0].CLK
clk => count_column[6].CLK
clk => count_column[5].CLK
clk => count_column[4].CLK
clk => count_column[3].CLK
clk => count_column[2].CLK
clk => count_column[1].CLK
clk => count_column[0].CLK
clk => en1~reg0.CLK
clk => en2~reg0.CLK
clk => old_addr_count[12].CLK
clk => old_addr_count[11].CLK
clk => old_addr_count[10].CLK
clk => old_addr_count[9].CLK
clk => old_addr_count[8].CLK
clk => old_addr_count[7].CLK
clk => old_addr_count[6].CLK
clk => old_addr_count[5].CLK
clk => old_addr_count[4].CLK
clk => old_addr_count[3].CLK
clk => old_addr_count[2].CLK
clk => old_addr_count[1].CLK
clk => old_addr_count[0].CLK
clk => en~reg0.CLK
clk => addr[12]~reg0.CLK
clk => addr[11]~reg0.CLK
clk => addr[10]~reg0.CLK
clk => addr[9]~reg0.CLK
clk => addr[8]~reg0.CLK
clk => addr[7]~reg0.CLK
clk => addr[6]~reg0.CLK
clk => addr[5]~reg0.CLK
clk => addr[4]~reg0.CLK
clk => addr[3]~reg0.CLK
clk => addr[2]~reg0.CLK
clk => addr[1]~reg0.CLK
clk => addr[0]~reg0.CLK
clk => addr_count[12].CLK
clk => CircleState~9.IN1
rst => addr_count[11].ACLR
rst => addr_count[10].ACLR
rst => addr_count[9].ACLR
rst => addr_count[8].ACLR
rst => addr_count[7].ACLR
rst => addr_count[6].ACLR
rst => addr_count[5].ACLR
rst => addr_count[4].ACLR
rst => addr_count[3].ACLR
rst => addr_count[2].ACLR
rst => addr_count[1].ACLR
rst => addr_count[0].PRESET
rst => count_ray[5].ACLR
rst => count_ray[4].ACLR
rst => count_ray[3].ACLR
rst => count_ray[2].ACLR
rst => count_ray[1].ACLR
rst => count_ray[0].ACLR
rst => count_column[6].ACLR
rst => count_column[5].ACLR
rst => count_column[4].ACLR
rst => count_column[3].ACLR
rst => count_column[2].ACLR
rst => count_column[1].ACLR
rst => count_column[0].PRESET
rst => en1~reg0.ACLR
rst => en2~reg0.ACLR
rst => addr[12]~reg0.ACLR
rst => addr_count[12].ACLR
rst => addr[11]~reg0.ACLR
rst => addr[10]~reg0.ACLR
rst => addr[9]~reg0.ACLR
rst => addr[8]~reg0.ACLR
rst => addr[7]~reg0.ACLR
rst => addr[6]~reg0.ACLR
rst => addr[5]~reg0.ACLR
rst => addr[4]~reg0.ACLR
rst => addr[3]~reg0.ACLR
rst => addr[2]~reg0.ACLR
rst => addr[1]~reg0.ACLR
rst => addr[0]~reg0.ACLR
rst => en~reg0.ACLR
rst => CircleState~10.IN1
addr[0] <= addr[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[1] <= addr[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[2] <= addr[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[3] <= addr[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[4] <= addr[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[5] <= addr[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[6] <= addr[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[7] <= addr[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[8] <= addr[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[9] <= addr[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[10] <= addr[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[11] <= addr[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[12] <= addr[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
en <= en~reg0.DB_MAX_OUTPUT_PORT_TYPE
en1 <= en1~reg0.DB_MAX_OUTPUT_PORT_TYPE
en2 <= en2~reg0.DB_MAX_OUTPUT_PORT_TYPE