ctr.hier_info

用cpld控制时序通过usb传送数据到pc机的vhdl源码

|ctr
reset => process4~0.IN0
clk => slwr~reg0.CLK
clk => fiford~reg0.CLK
clk => q[0].CLK
clk => q[1].CLK
clk => r_c~reg0.CLK
clk => led1~reg0.CLK
clk => addr[0]~reg0.CLK
clk => addr[1]~reg0.CLK
clk => addr[2]~reg0.CLK
clk => addr[3]~reg0.CLK
clk => counter16[0].CLK
clk => counter16[1].CLK
clk => counter16[2].CLK
clk => counter16[3].CLK
clk => counter16[4].CLK
clk => counter16[5].CLK
clk => counter64[0].CLK
clk => counter64[1].CLK
clk => counter64[2].CLK
clk => counter64[3].CLK
clk => counter64[4].CLK
clk => counter64[5].CLK
clk => counter64[6].CLK
clk => counter64[7].CLK
ifclk => ~NO_FANOUT~
empty => process5~0.IN0
busy => fifowr.DATAIN
led1 <= led1~reg0.DB_MAX_OUTPUT_PORT_TYPE
led2 <= led2~0.DB_MAX_OUTPUT_PORT_TYPE
r_c <= r_c~reg0.DB_MAX_OUTPUT_PORT_TYPE
ctr <= ctr~0.DB_MAX_OUTPUT_PORT_TYPE
fifowr <= busy.DB_MAX_OUTPUT_PORT_TYPE
fiford <= fiford~reg0.DB_MAX_OUTPUT_PORT_TYPE
slrd <= <GND>
slwr <= slwr~reg0.DB_MAX_OUTPUT_PORT_TYPE
pa2 <= <VCC>
pa3 => Equal0.IN3
pa3 => Equal1.IN3
pa3 => Equal2.IN3
pa3 => Equal3.IN3
pa4 <= <GND>
pa5 <= <VCC>
pa6 <= <VCC>
pa7 <= <GND>
rstfifo <= rstfifo~0.DB_MAX_OUTPUT_PORT_TYPE
pa_in[0] => Equal0.IN5
pa_in[0] => Equal1.IN5
pa_in[0] => Equal2.IN5
pa_in[0] => Equal3.IN5
pa_in[1] => Equal0.IN4
pa_in[1] => Equal1.IN4
pa_in[1] => Equal2.IN4
pa_in[1] => Equal3.IN4
Uflag[0] => ~NO_FANOUT~
Uflag[1] => process5~0.IN1
Uflag[2] => ~NO_FANOUT~
addr[0] <= addr[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[1] <= addr[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[2] <= addr[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
addr[3] <= addr[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE