ctr.fit.summary

来自「用cpld控制时序通过usb传送数据到pc机的vhdl源码」· SUMMARY 代码 · 共 10 行

SUMMARY
10 行
字号 
Fitter Status : Successful - Fri Dec 01 14:22:48 2006
Quartus II Version : 6.0 Build 202 06/20/2006 SP 1 SJ Web Edition
Revision Name : ctr
Top-level Entity Name : ctr
Family : MAX7000AE
Device : EPM7064AETC44-4
Timing Models : Final
Total macrocells : 37 / 64 ( 58 % )
Total pins : 33 / 36 ( 92 % )

ctr.fit.summary - 源码说明

本页面展示了「用cpld控制时序通过usb传送数据到pc机的vhdl源码」中的 ctr.fit.summary 源码文件，采用 SUMMARY 编程语言编写，共 10 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与CPLD相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?