ctr.fit.rpt

来自「用cpld控制时序通过usb传送数据到pc机的vhdl源码」· RPT 代码 · 共 462 行 · 第 1/4 页

+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |ctr                       ; 37         ; 33   ; |ctr                ;
+----------------------------+------------+------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+----------+----------+---------+------------------------------------+--------+----------------------+------------------+
; Name     ; Location ; Fan-Out ; Usage                              ; Global ; Global Resource Used ; Global Line Name ;
+----------+----------+---------+------------------------------------+--------+----------------------+------------------+
; Uflag[1] ; PIN_44   ; 2       ; Clock enable                       ; no     ; --                   ; --               ;
; clk      ; PIN_37   ; 22      ; Clock                              ; yes    ; On                   ; --               ;
; empty    ; PIN_19   ; 2       ; Clock enable                       ; no     ; --                   ; --               ;
; reset    ; PIN_18   ; 20      ; Async. clear, Clock enable, Preset ; no     ; --                   ; --               ;
+----------+----------+---------+------------------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_37   ; 22      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; pa_in[1]     ; 25               ;
; pa_in[0]     ; 25               ;
; pa3          ; 25               ;
; counter64[0] ; 24               ;
; counter64[1] ; 23               ;
; counter64[2] ; 22               ;
; counter64[3] ; 21               ;
; reset        ; 20               ;
; counter64[4] ; 20               ;
; counter64[5] ; 19               ;
; counter64[6] ; 18               ;
; counter64[7] ; 17               ;
; counter16[0] ; 15               ;
; counter16[2] ; 14               ;
; counter16[1] ; 14               ;
; counter16[3] ; 13               ;
; counter16[5] ; 11               ;
; counter16[4] ; 11               ;
; addr[2]~reg0 ; 4                ;
; addr[3]~reg0 ; 4                ;
; Uflag[1]     ; 2                ;
; empty        ; 2                ;
; addr[1]~reg0 ; 2                ;
; r_c~reg0     ; 2                ;
; addr[0]~reg0 ; 2                ;
; addr~3326    ; 2                ;
; addr~3325    ; 2                ;
; fiford~reg0  ; 2                ;
; busy         ; 1                ;
; ~GND~2       ; 1                ;
; ~VCC~2       ; 1                ;
; ~VCC~1       ; 1                ;
; ~GND~1       ; 1                ;
; ~VCC~0       ; 1                ;
; ~GND~0       ; 1                ;
; addr~3371    ; 1                ;
; addr~3367    ; 1                ;
; addr[1]~3361 ; 1                ;
; addr[1]~3358 ; 1                ;
; addr[1]~3337 ; 1                ;
; addr[1]~3335 ; 1                ;
; fiford~14    ; 1                ;
; Equal2~13    ; 1                ;
; Equal0~15    ; 1                ;
; led1~reg0    ; 1                ;
; q[0]         ; 1                ;
; busy~2       ; 1                ;
; Equal3~13    ; 1                ;
+--------------+------------------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 53 / 144 ( 37 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 9.25) ; Number of LABs  (Total = 4) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 0                           ;
; 1                                      ; 1                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;