ctr.fit.rpt

用cpld控制时序通过usb传送数据到pc机的vhdl源码

; Name     ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; I/O Standard ; Location assigned by ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+
; Uflag[0] ; 43    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; Uflag[1] ; 44    ; --       ; 1   ; 2                     ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; Uflag[2] ; 2     ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; busy     ; 23    ; --       ; 3   ; 1                     ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; clk      ; 37    ; --       ; --  ; 22                    ; 0                  ; yes    ; no             ; no            ; LVTTL        ; User                 ;
; empty    ; 19    ; --       ; 3   ; 2                     ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; ifclk    ; 42    ; --       ; 1   ; 0                     ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; pa3      ; 8     ; --       ; 2   ; 25                    ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; pa_in[0] ; 3     ; --       ; 1   ; 25                    ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; pa_in[1] ; 5     ; --       ; 1   ; 25                    ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
; reset    ; 18    ; --       ; 3   ; 20                    ; 0                  ; no     ; no             ; no            ; LVTTL        ; User                 ;
+----------+-------+----------+-----+-----------------------+--------------------+--------+----------------+---------------+--------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                    ;
+---------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Power Up High ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ;
+---------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------+
; addr[0] ; 27    ; --       ; 4   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; addr[1] ; 28    ; --       ; 4   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; addr[2] ; 33    ; --       ; 4   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; addr[3] ; 25    ; --       ; 3   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; ctr     ; 30    ; --       ; 4   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; fiford  ; 13    ; --       ; 2   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; fifowr  ; 14    ; --       ; 2   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; led1    ; 21    ; --       ; 3   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; led2    ; 22    ; --       ; 3   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; pa2     ; 6     ; --       ; 1   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; pa4     ; 10    ; --       ; 2   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; pa5     ; 11    ; --       ; 2   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; pa6     ; 12    ; --       ; 2   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; pa7     ; 15    ; --       ; 2   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; r_c     ; 31    ; --       ; 4   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; rstfifo ; 20    ; --       ; 3   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; slrd    ; 35    ; --       ; 4   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
; slwr    ; 34    ; --       ; 4   ; no              ; no            ; no             ; no         ; no            ; LVTTL        ; User                 ; 10 pF ;
+---------+-------+----------+-----+-----------------+---------------+----------------+------------+---------------+--------------+----------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 6          ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 2        ; 7          ; --       ; Uflag[2]       ; input  ; LVTTL        ;         ; Y               ;
; 3        ; 8          ; --       ; pa_in[0]       ; input  ; LVTTL        ;         ; Y               ;
; 4        ; 9          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 5        ; 10         ; --       ; pa_in[1]       ; input  ; LVTTL        ;         ; Y               ;
; 6        ; 11         ; --       ; pa2            ; output ; LVTTL        ;         ; Y               ;
; 7        ; 12         ; --       ; +TMS           ; input  ; LVTTL        ;         ; N               ;
; 8        ; 13         ; --       ; pa3            ; input  ; LVTTL        ;         ; Y               ;
; 9        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 10       ; 15         ; --       ; pa4            ; output ; LVTTL        ;         ; Y               ;
; 11       ; 16         ; --       ; pa5            ; output ; LVTTL        ;         ; Y               ;
; 12       ; 17         ; --       ; pa6            ; output ; LVTTL        ;         ; Y               ;
; 13       ; 18         ; --       ; fiford         ; output ; LVTTL        ;         ; Y               ;
; 14       ; 19         ; --       ; fifowr         ; output ; LVTTL        ;         ; Y               ;
; 15       ; 20         ; --       ; pa7            ; output ; LVTTL        ;         ; Y               ;
; 16       ; 21         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 17       ; 22         ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 18       ; 23         ; --       ; reset          ; input  ; LVTTL        ;         ; Y               ;
; 19       ; 24         ; --       ; empty          ; input  ; LVTTL        ;         ; Y               ;
; 20       ; 25         ; --       ; rstfifo        ; output ; LVTTL        ;         ; Y               ;
; 21       ; 26         ; --       ; led1           ; output ; LVTTL        ;         ; Y               ;
; 22       ; 27         ; --       ; led2           ; output ; LVTTL        ;         ; Y               ;
; 23       ; 28         ; --       ; busy           ; input  ; LVTTL        ;         ; Y               ;
; 24       ; 29         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 25       ; 30         ; --       ; addr[3]        ; output ; LVTTL        ;         ; Y               ;
; 26       ; 31         ; --       ; +TCK           ; input  ; LVTTL        ;         ; N               ;
; 27       ; 32         ; --       ; addr[0]        ; output ; LVTTL        ;         ; Y               ;
; 28       ; 33         ; --       ; addr[1]        ; output ; LVTTL        ;         ; Y               ;
; 29       ; 34         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 30       ; 35         ; --       ; ctr            ; output ; LVTTL        ;         ; Y               ;
; 31       ; 36         ; --       ; r_c            ; output ; LVTTL        ;         ; Y               ;
; 32       ; 37         ; --       ; *TDO           ; output ; LVTTL        ;         ; N               ;
; 33       ; 38         ; --       ; addr[2]        ; output ; LVTTL        ;         ; Y               ;
; 34       ; 39         ; --       ; slwr           ; output ; LVTTL        ;         ; Y               ;
; 35       ; 40         ; --       ; slrd           ; output ; LVTTL        ;         ; Y               ;
; 36       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 37       ; 42         ; --       ; clk            ; input  ; LVTTL        ;         ; Y               ;
; 38       ; 43         ; --       ; GND+           ;        ;              ;         ;                 ;
; 39       ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 40       ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 41       ; 2          ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 42       ; 3          ; --       ; ifclk          ; input  ; LVTTL        ;         ; Y               ;
; 43       ; 4          ; --       ; Uflag[0]       ; input  ; LVTTL        ;         ; Y               ;
; 44       ; 5          ; --       ; Uflag[1]       ; input  ; LVTTL        ;         ; Y               ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; LVTTL        ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+--------------------------------------------------------------------+
; Dedicated Inputs I/O                                               ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; clk  ; 37    ; Input ; --    ; LVTTL        ; -          ; 0 mA    ;
+------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;