up3_clock.sim.rpt

来自「在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒」· RPT 代码 · 共 429 行 · 第 1/5 页

; |UP3_CLOCK|count3~11                                                        ; |UP3_CLOCK|count3~11                                                             ; out              ;
; |UP3_CLOCK|count3~12                                                        ; |UP3_CLOCK|count3~12                                                             ; out              ;
; |UP3_CLOCK|count3~13                                                        ; |UP3_CLOCK|count3~13                                                             ; out              ;
; |UP3_CLOCK|count3~14                                                        ; |UP3_CLOCK|count3~14                                                             ; out              ;
; |UP3_CLOCK|count3~15                                                        ; |UP3_CLOCK|count3~15                                                             ; out              ;
; |UP3_CLOCK|count3~16                                                        ; |UP3_CLOCK|count3~16                                                             ; out              ;
; |UP3_CLOCK|count3~17                                                        ; |UP3_CLOCK|count3~17                                                             ; out              ;
; |UP3_CLOCK|count3~18                                                        ; |UP3_CLOCK|count3~18                                                             ; out              ;
; |UP3_CLOCK|count3~19                                                        ; |UP3_CLOCK|count3~19                                                             ; out              ;
; |UP3_CLOCK|count3~20                                                        ; |UP3_CLOCK|count3~20                                                             ; out              ;
; |UP3_CLOCK|count3~21                                                        ; |UP3_CLOCK|count3~21                                                             ; out              ;
; |UP3_CLOCK|count3~22                                                        ; |UP3_CLOCK|count3~22                                                             ; out              ;
; |UP3_CLOCK|count3~23                                                        ; |UP3_CLOCK|count3~23                                                             ; out              ;
; |UP3_CLOCK|count3~24                                                        ; |UP3_CLOCK|count3~24                                                             ; out              ;
; |UP3_CLOCK|count3~25                                                        ; |UP3_CLOCK|count3~25                                                             ; out              ;
; |UP3_CLOCK|count3~26                                                        ; |UP3_CLOCK|count3~26                                                             ; out              ;
; |UP3_CLOCK|count3~27                                                        ; |UP3_CLOCK|count3~27                                                             ; out              ;
; |UP3_CLOCK|count3~28                                                        ; |UP3_CLOCK|count3~28                                                             ; out              ;
; |UP3_CLOCK|count3~29                                                        ; |UP3_CLOCK|count3~29                                                             ; out              ;
; |UP3_CLOCK|count3~30                                                        ; |UP3_CLOCK|count3~30                                                             ; out              ;
; |UP3_CLOCK|count3~31                                                        ; |UP3_CLOCK|count3~31                                                             ; out              ;
; |UP3_CLOCK|count3~32                                                        ; |UP3_CLOCK|count3~32                                                             ; out              ;
; |UP3_CLOCK|count3~33                                                        ; |UP3_CLOCK|count3~33                                                             ; out              ;
; |UP3_CLOCK|count3~34                                                        ; |UP3_CLOCK|count3~34                                                             ; out              ;
; |UP3_CLOCK|count3~35                                                        ; |UP3_CLOCK|count3~35                                                             ; out              ;
; |UP3_CLOCK|count3~36                                                        ; |UP3_CLOCK|count3~36                                                             ; out              ;
; |UP3_CLOCK|count3~37                                                        ; |UP3_CLOCK|count3~37                                                             ; out              ;
; |UP3_CLOCK|count3~38                                                        ; |UP3_CLOCK|count3~38                                                             ; out              ;
; |UP3_CLOCK|count3~39                                                        ; |UP3_CLOCK|count3~39                                                             ; out              ;
; |UP3_CLOCK|count3~40                                                        ; |UP3_CLOCK|count3~40                                                             ; out              ;
; |UP3_CLOCK|count3~41                                                        ; |UP3_CLOCK|count3~41                                                             ; out              ;
; |UP3_CLOCK|count3~42                                                        ; |UP3_CLOCK|count3~42                                                             ; out              ;
; |UP3_CLOCK|count3~43                                                        ; |UP3_CLOCK|count3~43                                                             ; out              ;
; |UP3_CLOCK|count3~44                                                        ; |UP3_CLOCK|count3~44                                                             ; out              ;
; |UP3_CLOCK|count3~45                                                        ; |UP3_CLOCK|count3~45                                                             ; out              ;
; |UP3_CLOCK|count3~46                                                        ; |UP3_CLOCK|count3~46                                                             ; out              ;
; |UP3_CLOCK|count3~47                                                        ; |UP3_CLOCK|count3~47                                                             ; out              ;
; |UP3_CLOCK|PB3_valid                                                        ; |UP3_CLOCK|PB3_valid                                                             ; out              ;
; |UP3_CLOCK|count2[0]                                                        ; |UP3_CLOCK|count2[0]                                                             ; out              ;
; |UP3_CLOCK|count2[1]                                                        ; |UP3_CLOCK|count2[1]                                                             ; out              ;
; |UP3_CLOCK|count1[0]                                                        ; |UP3_CLOCK|count1[0]                                                             ; out              ;
; |UP3_CLOCK|count1[1]                                                        ; |UP3_CLOCK|count1[1]                                                             ; out              ;
; |UP3_CLOCK|PBSwitch1_flop2                                                  ; |UP3_CLOCK|PBSwitch1_flop2                                                       ; out              ;
; |UP3_CLOCK|PBSwitch1_flop1                                                  ; |UP3_CLOCK|PBSwitch1_flop1                                                       ; out              ;
; |UP3_CLOCK|BCD_SECD0[0]                                                     ; |UP3_CLOCK|BCD_SECD0[0]                                                          ; out              ;
; |UP3_CLOCK|BCD_SECD0[1]                                                     ; |UP3_CLOCK|BCD_SECD0[1]                                                          ; out              ;
; |UP3_CLOCK|BCD_SECD0[2]                                                     ; |UP3_CLOCK|BCD_SECD0[2]                                                          ; out              ;
; |UP3_CLOCK|BCD_SECD0[3]                                                     ; |UP3_CLOCK|BCD_SECD0[3]                                                          ; out              ;
; |UP3_CLOCK|BCD_SECD1[0]                                                     ; |UP3_CLOCK|BCD_SECD1[0]                                                          ; out              ;
; |UP3_CLOCK|BCD_SECD1[1]                                                     ; |UP3_CLOCK|BCD_SECD1[1]                                                          ; out              ;
; |UP3_CLOCK|BCD_SECD1[2]                                                     ; |UP3_CLOCK|BCD_SECD1[2]                                                          ; out              ;
; |UP3_CLOCK|CLK_COUNT_400HZ[0]                                               ; |UP3_CLOCK|CLK_COUNT_400HZ[0]                                                    ; out              ;
; |UP3_CLOCK|CLK_COUNT_400HZ[1]                                               ; |UP3_CLOCK|CLK_COUNT_400HZ[1]                                                    ; out              ;
; |UP3_CLOCK|CLK_COUNT_400HZ[2]                                               ; |UP3_CLOCK|CLK_COUNT_400HZ[2]                                                    ; out              ;
; |UP3_CLOCK|CLK_COUNT_400HZ[3]                                               ; |UP3_CLOCK|CLK_COUNT_400HZ[3]                                                    ; out              ;
; |UP3_CLOCK|CLK_COUNT_400HZ[4]                                               ; |UP3_CLOCK|CLK_COUNT_400HZ[4]                                                    ; out              ;
; |UP3_CLOCK|CLK_48MHZ                                                        ; |UP3_CLOCK|CLK_48MHZ                                                             ; out              ;
; |UP3_CLOCK|PBSwitch1                                                        ; |UP3_CLOCK|PBSwitch1                                                             ; out              ;
; |UP3_CLOCK|SEC_LED                                                          ; |UP3_CLOCK|SEC_LED                                                               ; pin_out          ;
; |UP3_CLOCK|LessThan3~16                                                     ; |UP3_CLOCK|LessThan3~16                                                          ; out0             ;
; |UP3_CLOCK|LessThan3~17                                                     ; |UP3_CLOCK|LessThan3~17                                                          ; out0             ;
; |UP3_CLOCK|LessThan3~18                                                     ; |UP3_CLOCK|LessThan3~18                                                          ; out0             ;
; |UP3_CLOCK|LessThan3~19                                                     ; |UP3_CLOCK|LessThan3~19                                                          ; out0             ;
; |UP3_CLOCK|LessThan4~16                                                     ; |UP3_CLOCK|LessThan4~16                                                          ; out0             ;
; |UP3_CLOCK|LessThan4~17                                                     ; |UP3_CLOCK|LessThan4~17                                                          ; out0             ;
; |UP3_CLOCK|LessThan4~18                                                     ; |UP3_CLOCK|LessThan4~18                                                          ; out0             ;
; |UP3_CLOCK|LessThan4~19                                                     ; |UP3_CLOCK|LessThan4~19                                                          ; out0             ;
; |UP3_CLOCK|Equal2~17                                                        ; |UP3_CLOCK|Equal2~17                                                             ; out0             ;
; |UP3_CLOCK|Equal3~17                                                        ; |UP3_CLOCK|Equal3~17                                                             ; out0             ;
; |UP3_CLOCK|Equal4~17                                                        ; |UP3_CLOCK|Equal4~17                                                             ; out0             ;
; |UP3_CLOCK|Equal5~17                                                        ; |UP3_CLOCK|Equal5~17                                                             ; out0             ;
; |UP3_CLOCK|Equal6~17                                                        ; |UP3_CLOCK|Equal6~17                                                             ; out0             ;
; |UP3_CLOCK|Equal7~17                                                        ; |UP3_CLOCK|Equal7~17                                                             ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[1]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[1]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[2]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[2]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[3]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[3]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[4]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[4]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[5]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[5]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[6]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[6]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[7]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[7]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[8]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[8]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[9]                                 ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[9]                                      ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[10]                                ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[10]                                     ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[11]                                ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[11]                                     ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[12]                                ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[12]                                     ; out0             ;
; |UP3_CLOCK|lpm_add_sub:Add11|result_node[13]                                ; |UP3_CLOCK|lpm_add_sub:Add11|result_node[13]                                     ; out0             ;