📄 dds.fit.rpt
字号:
; EN ; Input ; ON ; ON ; -- ; -- ;
; M[1] ; Input ; ON ; ON ; -- ; -- ;
; M[2] ; Input ; ON ; ON ; -- ; -- ;
; M[3] ; Input ; ON ; ON ; -- ; -- ;
; M[4] ; Input ; ON ; ON ; -- ; -- ;
; M[5] ; Input ; ON ; ON ; -- ; -- ;
; M[6] ; Input ; ON ; ON ; -- ; -- ;
; M[7] ; Input ; ON ; ON ; -- ; -- ;
; Q[0] ; Output ; -- ; -- ; -- ; -- ;
; Q[1] ; Output ; -- ; -- ; -- ; -- ;
; Q[2] ; Output ; -- ; -- ; -- ; -- ;
; Q[3] ; Output ; -- ; -- ; -- ; -- ;
; Q[4] ; Output ; -- ; -- ; -- ; -- ;
; Q[5] ; Output ; -- ; -- ; -- ; -- ;
; Q[6] ; Output ; -- ; -- ; -- ; -- ;
; Q[7] ; Output ; -- ; -- ; -- ; -- ;
+-------+----------+---------------+---------------+-----------------------+-----+
+------------------------------------------------------+
; Pad To Core Delay Chain Fanout ;
+------------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+------------------------+-------------------+---------+
; CLK ; ; ;
; M[0] ; ; ;
; - SUM:U0|TEMP[8] ; 1 ; ON ;
; RESET ; ; ;
; - SUM:U0|TEMP[8] ; 1 ; OFF ;
; - SUM:U0|TEMP[9] ; 1 ; OFF ;
; - SUM:U0|TEMP[10] ; 1 ; OFF ;
; - SUM:U0|TEMP[11] ; 1 ; OFF ;
; - SUM:U0|TEMP[12] ; 1 ; OFF ;
; - SUM:U0|TEMP[13] ; 1 ; OFF ;
; - SUM:U0|TEMP[14] ; 1 ; OFF ;
; - SUM:U0|TEMP[15] ; 1 ; OFF ;
; EN ; ; ;
; - SUM:U0|TEMP[8] ; 1 ; ON ;
; - SUM:U0|TEMP[9] ; 1 ; ON ;
; - SUM:U0|TEMP[10] ; 1 ; ON ;
; - SUM:U0|TEMP[11] ; 1 ; ON ;
; - SUM:U0|TEMP[12] ; 1 ; ON ;
; - SUM:U0|TEMP[13] ; 1 ; ON ;
; - SUM:U0|TEMP[14] ; 1 ; ON ;
; - SUM:U0|TEMP[15] ; 1 ; ON ;
; M[1] ; ; ;
; - SUM:U0|TEMP[9] ; 1 ; ON ;
; M[2] ; ; ;
; - SUM:U0|TEMP[10] ; 1 ; ON ;
; M[3] ; ; ;
; - SUM:U0|TEMP[11] ; 1 ; ON ;
; M[4] ; ; ;
; - SUM:U0|TEMP[12] ; 1 ; ON ;
; M[5] ; ; ;
; - SUM:U0|TEMP[13] ; 1 ; ON ;
; M[6] ; ; ;
; - SUM:U0|TEMP[14] ; 1 ; ON ;
; M[7] ; ; ;
; - SUM:U0|TEMP[15] ; 1 ; ON ;
+------------------------+-------------------+---------+
+----------------------------------------------------------------------------------------------+
; Control Signals ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; CLK ; PIN_93 ; 10 ; Clock ; yes ; Global clock ; GCLK6 ;
; EN ; PIN_36 ; 8 ; Clock enable ; no ; -- ; -- ;
; RESET ; PIN_35 ; 8 ; Async. clear ; yes ; Global clock ; GCLK3 ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
+----------------------------------------------------------------------+
; Global & Other Fast Signals ;
+-------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; CLK ; PIN_93 ; 10 ; Global clock ; GCLK6 ;
; RESET ; PIN_35 ; 8 ; Global clock ; GCLK3 ;
+-------+----------+---------+----------------------+------------------+
+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; EN ; 8 ;
; ~GND ; 4 ;
; SUM:U0|TEMP[15] ; 3 ;
; SUM:U0|TEMP[14] ; 3 ;
; SUM:U0|TEMP[13] ; 3 ;
; SUM:U0|TEMP[12]~89 ; 3 ;
; SUM:U0|TEMP[12] ; 3 ;
; SUM:U0|TEMP[11] ; 3 ;
; SUM:U0|TEMP[10] ; 3 ;
; SUM:U0|TEMP[9] ; 3 ;
; SUM:U0|TEMP[8] ; 3 ;
; M[7] ; 1 ;
; M[6] ; 1 ;
; M[5] ; 1 ;
; M[4] ; 1 ;
; M[3] ; 1 ;
; M[2] ; 1 ;
; M[1] ; 1 ;
; M[0] ; 1 ;
; SUM:U0|TEMP[14]~97COUT1_109 ; 1 ;
; SUM:U0|TEMP[14]~97 ; 1 ;
; SUM:U0|TEMP[13]~93COUT1_108 ; 1 ;
; SUM:U0|TEMP[13]~93 ; 1 ;
; SUM:U0|TEMP[11]~85COUT1 ; 1 ;
; SUM:U0|TEMP[11]~85 ; 1 ;
; SUM:U0|TEMP[10]~81COUT1_107 ; 1 ;
; SUM:U0|TEMP[10]~81 ; 1 ;
; SUM:U0|TEMP[9]~77COUT1_106 ; 1 ;
; SUM:U0|TEMP[9]~77 ; 1 ;
; SUM:U0|TEMP[8]~73COUT1_105 ; 1 ;
; SUM:U0|TEMP[8]~73 ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[4] ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[5] ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[7] ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[1] ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[2] ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[3] ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[6] ; 1 ;
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|q_a[0] ; 1 ;
+-----------------------------------------------------------------------------+---------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary ;
+---------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+---------+------------------------+
; Name ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Bits ; M4Ks ; MIF ; Location ;
+---------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+---------+------------------------+
; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ALTSYNCRAM ; AUTO ; ROM ; 1024 ; 8 ; -- ; -- ; yes ; no ; -- ; -- ; 8192 ; 8192 ; 2 ; rom.mif ; M4K_X13_Y1, M4K_X13_Y2 ;
+---------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+---------+------------------------+
+----------------------------------------------------+
; Interconnect Usage Summary ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -