📄 dds.tan.rpt
字号:
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; SUM:U0|TEMP[14] ; CLK ; CLK ; None ; None ; 2.184 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; SUM:U0|TEMP[13] ; CLK ; CLK ; None ; None ; 2.184 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[9] ; SUM:U0|TEMP[12] ; CLK ; CLK ; None ; None ; 2.056 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[9] ; SUM:U0|TEMP[11] ; CLK ; CLK ; None ; None ; 1.976 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[10] ; SUM:U0|TEMP[12] ; CLK ; CLK ; None ; None ; 1.971 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; SUM:U0|TEMP[12] ; CLK ; CLK ; None ; None ; 1.969 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[11] ; SUM:U0|TEMP[15] ; CLK ; CLK ; None ; None ; 1.953 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[11] ; SUM:U0|TEMP[14] ; CLK ; CLK ; None ; None ; 1.953 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[11] ; SUM:U0|TEMP[13] ; CLK ; CLK ; None ; None ; 1.953 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[12] ; SUM:U0|TEMP[15] ; CLK ; CLK ; None ; None ; 1.929 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[12] ; SUM:U0|TEMP[14] ; CLK ; CLK ; None ; None ; 1.929 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[12] ; SUM:U0|TEMP[13] ; CLK ; CLK ; None ; None ; 1.929 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[9] ; SUM:U0|TEMP[10] ; CLK ; CLK ; None ; None ; 1.896 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[14] ; SUM:U0|TEMP[15] ; CLK ; CLK ; None ; None ; 1.895 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[10] ; SUM:U0|TEMP[11] ; CLK ; CLK ; None ; None ; 1.891 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; SUM:U0|TEMP[11] ; CLK ; CLK ; None ; None ; 1.889 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg2 ; CLK ; CLK ; None ; None ; 1.825 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[13] ; SUM:U0|TEMP[15] ; CLK ; CLK ; None ; None ; 1.809 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; SUM:U0|TEMP[10] ; CLK ; CLK ; None ; None ; 1.809 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[11] ; SUM:U0|TEMP[12] ; CLK ; CLK ; None ; None ; 1.732 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[13] ; SUM:U0|TEMP[14] ; CLK ; CLK ; None ; None ; 1.729 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; SUM:U0|TEMP[9] ; CLK ; CLK ; None ; None ; 1.729 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg2 ; CLK ; CLK ; None ; None ; 1.401 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[10] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg4 ; CLK ; CLK ; None ; None ; 1.389 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[9] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg3 ; CLK ; CLK ; None ; None ; 1.389 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[13] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg7 ; CLK ; CLK ; None ; None ; 1.375 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[14] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg8 ; CLK ; CLK ; None ; None ; 1.367 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[15] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg9 ; CLK ; CLK ; None ; None ; 1.345 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[12] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg6 ; CLK ; CLK ; None ; None ; 1.345 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[11] ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a0~porta_address_reg5 ; CLK ; CLK ; None ; None ; 1.345 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[9] ; SUM:U0|TEMP[9] ; CLK ; CLK ; None ; None ; 1.272 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[14] ; SUM:U0|TEMP[14] ; CLK ; CLK ; None ; None ; 1.271 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[10] ; SUM:U0|TEMP[10] ; CLK ; CLK ; None ; None ; 1.267 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[15] ; SUM:U0|TEMP[15] ; CLK ; CLK ; None ; None ; 1.266 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[11] ; SUM:U0|TEMP[11] ; CLK ; CLK ; None ; None ; 1.120 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[13] ; SUM:U0|TEMP[13] ; CLK ; CLK ; None ; None ; 1.117 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[8] ; SUM:U0|TEMP[8] ; CLK ; CLK ; None ; None ; 1.117 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; SUM:U0|TEMP[12] ; SUM:U0|TEMP[12] ; CLK ; CLK ; None ; None ; 1.114 ns ;
+-------+------------------------------------------------+-----------------+------------------------------------------------------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+------+-----------------+----------+
; N/A ; None ; 7.968 ns ; M[0] ; SUM:U0|TEMP[13] ; CLK ;
; N/A ; None ; 7.968 ns ; M[0] ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 7.968 ns ; M[0] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 7.761 ns ; M[1] ; SUM:U0|TEMP[13] ; CLK ;
; N/A ; None ; 7.761 ns ; M[1] ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 7.761 ns ; M[1] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 7.755 ns ; M[0] ; SUM:U0|TEMP[12] ; CLK ;
; N/A ; None ; 7.698 ns ; M[4] ; SUM:U0|TEMP[13] ; CLK ;
; N/A ; None ; 7.698 ns ; M[4] ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 7.698 ns ; M[4] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 7.675 ns ; M[0] ; SUM:U0|TEMP[11] ; CLK ;
; N/A ; None ; 7.595 ns ; M[0] ; SUM:U0|TEMP[10] ; CLK ;
; N/A ; None ; 7.544 ns ; M[1] ; SUM:U0|TEMP[12] ; CLK ;
; N/A ; None ; 7.520 ns ; M[3] ; SUM:U0|TEMP[13] ; CLK ;
; N/A ; None ; 7.520 ns ; M[3] ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 7.520 ns ; M[3] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 7.515 ns ; M[0] ; SUM:U0|TEMP[9] ; CLK ;
; N/A ; None ; 7.464 ns ; M[1] ; SUM:U0|TEMP[11] ; CLK ;
; N/A ; None ; 7.426 ns ; M[2] ; SUM:U0|TEMP[13] ; CLK ;
; N/A ; None ; 7.426 ns ; M[2] ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 7.426 ns ; M[2] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 7.384 ns ; M[1] ; SUM:U0|TEMP[10] ; CLK ;
; N/A ; None ; 7.306 ns ; M[5] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 7.301 ns ; M[3] ; SUM:U0|TEMP[12] ; CLK ;
; N/A ; None ; 7.226 ns ; M[5] ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 7.207 ns ; M[2] ; SUM:U0|TEMP[12] ; CLK ;
; N/A ; None ; 7.127 ns ; M[2] ; SUM:U0|TEMP[11] ; CLK ;
; N/A ; None ; 6.977 ns ; M[6] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 6.891 ns ; M[0] ; SUM:U0|TEMP[8] ; CLK ;
; N/A ; None ; 6.879 ns ; M[4] ; SUM:U0|TEMP[12] ; CLK ;
; N/A ; None ; 6.772 ns ; M[1] ; SUM:U0|TEMP[9] ; CLK ;
; N/A ; None ; 6.677 ns ; M[3] ; SUM:U0|TEMP[11] ; CLK ;
; N/A ; None ; 6.602 ns ; M[5] ; SUM:U0|TEMP[13] ; CLK ;
; N/A ; None ; 6.515 ns ; M[2] ; SUM:U0|TEMP[10] ; CLK ;
; N/A ; None ; 6.365 ns ; M[6] ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 6.085 ns ; M[7] ; SUM:U0|TEMP[15] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[8] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[9] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[10] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[11] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[12] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[13] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[14] ; CLK ;
; N/A ; None ; 5.725 ns ; EN ; SUM:U0|TEMP[15] ; CLK ;
+-------+--------------+------------+------+-----------------+----------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+------------------------------------------------------------------------------------------------------+------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+------------------------------------------------------------------------------------------------------+------+------------+
; N/A ; None ; 12.075 ns ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg0 ; Q[4] ; CLK ;
; N/A ; None ; 12.075 ns ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg1 ; Q[4] ; CLK ;
; N/A ; None ; 12.075 ns ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg2 ; Q[4] ; CLK ;
; N/A ; None ; 12.075 ns ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg3 ; Q[4] ; CLK ;
; N/A ; None ; 12.075 ns ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg4 ; Q[4] ; CLK ;
; N/A ; None ; 12.075 ns ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg5 ; Q[4] ; CLK ;
; N/A ; None ; 12.075 ns ; rom:U2|altsyncram:altsyncram_component|altsyncram_tdq:auto_generated|ram_block1a1~porta_address_reg6 ; Q[4] ; CLK ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -