📄 xor_mul.fit.rpt
字号:
+---------------------------------------------+--------------------+
; Resource ; Usage ;
+---------------------------------------------+--------------------+
; Total logic elements ; 61 / 5,980 ( 1 % ) ;
; -- Combinational with no register ; 30 ;
; -- Register only ; 8 ;
; -- Combinational with a register ; 23 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 40 ;
; -- 3 input functions ; 7 ;
; -- 2 input functions ; 6 ;
; -- 1 input functions ; 1 ;
; -- 0 input functions ; 7 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 61 ;
; -- arithmetic mode ; 0 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 7 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 11 / 598 ( 1 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 25 / 185 ( 13 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 1 ;
; M4Ks ; 0 / 20 ( 0 % ) ;
; Total memory bits ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits ; 0 / 92,160 ( 0 % ) ;
; Global clocks ; 1 / 8 ( 12 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 31 ;
; Total fan-out ; 240 ;
; Average fan-out ; 2.73 ;
+---------------------------------------------+--------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; a[0] ; 28 ; 1 ; 0 ; 12 ; 2 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; a[1] ; 13 ; 1 ; 0 ; 17 ; 2 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; a[2] ; 222 ; 2 ; 10 ; 21 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; a[3] ; 226 ; 2 ; 8 ; 21 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; a[4] ; 214 ; 2 ; 16 ; 21 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; a[5] ; 221 ; 2 ; 12 ; 21 ; 2 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; a[6] ; 12 ; 1 ; 0 ; 17 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; a[7] ; 223 ; 2 ; 10 ; 21 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[0] ; 218 ; 2 ; 14 ; 21 ; 2 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[1] ; 227 ; 2 ; 8 ; 21 ; 2 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[2] ; 228 ; 2 ; 6 ; 21 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[3] ; 216 ; 2 ; 14 ; 21 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[4] ; 219 ; 2 ; 12 ; 21 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[5] ; 225 ; 2 ; 8 ; 21 ; 0 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[6] ; 220 ; 2 ; 12 ; 21 ; 1 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; b[7] ; 224 ; 2 ; 10 ; 21 ; 2 ; 8 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; clk ; 29 ; 1 ; 0 ; 11 ; 0 ; 31 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; product[0] ; 15 ; 1 ; 0 ; 16 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; product[1] ; 14 ; 1 ; 0 ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; product[2] ; 234 ; 2 ; 6 ; 21 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; product[3] ; 213 ; 2 ; 16 ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; product[4] ; 215 ; 2 ; 16 ; 21 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; product[5] ; 11 ; 1 ; 0 ; 17 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; product[6] ; 217 ; 2 ; 14 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
; product[7] ; 16 ; 1 ; 0 ; 16 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; Unspecified ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 10 / 44 ( 22 % ) ; 3.3V ; -- ;
; 2 ; 17 / 48 ( 35 % ) ; 3.3V ; -- ;
; 3 ; 0 / 45 ( 0 % ) ; 3.3V ; -- ;
; 4 ; 0 / 48 ( 0 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 8 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; ; GND ; gnd ; ; ; -- ; ;
; 11 ; 8 ; 1 ; product[5] ; output ; LVTTL ; ; Row I/O ; N ;
; 12 ; 9 ; 1 ; a[6] ; input ; LVTTL ; ; Row I/O ; N ;
; 13 ; 10 ; 1 ; a[1] ; input ; LVTTL ; ; Row I/O ; N ;
; 14 ; 11 ; 1 ; product[1] ; output ; LVTTL ; ; Row I/O ; N ;
; 15 ; 12 ; 1 ; product[0] ; output ; LVTTL ; ; Row I/O ; N ;
; 16 ; 13 ; 1 ; product[7] ; output ; LVTTL ; ; Row I/O ; N ;
; 17 ; 14 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 18 ; 15 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 19 ; 16 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 20 ; 17 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 21 ; 18 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 23 ; 19 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 24 ; 20 ; 1 ; *~nCSO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 25 ; 21 ; 1 ; ^DATA0 ; input ; ; ; -- ; ;
; 26 ; 22 ; 1 ; ^nCONFIG ; ; ; ; -- ; ;
; 27 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ;
; 28 ; 23 ; 1 ; a[0] ; input ; LVTTL ; ; Row I/O ; N ;
; 29 ; 24 ; 1 ; clk ; input ; LVTTL ; ; Row I/O ; N ;
; 30 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ;
; 31 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ;
; 32 ; 25 ; 1 ; ^nCEO ; ; ; ; -- ; ;
; 33 ; 26 ; 1 ; ^nCE ; ; ; ; -- ; ;
; 34 ; 27 ; 1 ; ^MSEL0 ; ; ; ; -- ; ;
; 35 ; 28 ; 1 ; ^MSEL1 ; ; ; ; -- ; ;
; 36 ; 29 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ;
; 37 ; 30 ; 1 ; *~ASDO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 38 ; 31 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 39 ; 32 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 40 ; ; ; GND ; gnd ; ; ; -- ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -