decoder.v

来自「鍵盤掃描ｖｅｒｉｌｏｇ硬體驗證可以將開發版鍵盤功能使用」· Verilog 代码 · 共 33 行

module decoder(col,row,v,n);
input [0:3] col;
input [3:0] row;
input v;
output [3:0] n;
reg [3:0] n;

always@(posedge v)
case({row,col})
8'b11100111:   n=4'b0001;
8'b11101011:   n=4'b0010;
8'b11101101:   n=4'b0011;
8'b11101110:   n=4'b1010;

8'b11010111:   n=4'b0100;
8'b11011011:   n=4'b0101;
8'b11011101:   n=4'b0110;
8'b11011110:   n=4'b1011;

8'b10110111:   n=4'b0111;
8'b10111011:   n=4'b1000;
8'b10111101:   n=4'b1001;
8'b10111110:   n=4'b1100;

8'b01110111:   n=4'b1110;
8'b01111011:   n=4'b0000;
8'b01111101:   n=4'b1111;
8'b01111110:   n=4'b1101;

default: n=4'b1111;
endcase
endmodule