minute_counter.hier_info

Verilog HDL数字控制系统设计实例

|minute_counter
EN => minute_data0~4.OUTPUTSELECT
EN => minute_data0~5.OUTPUTSELECT
EN => minute_data0~6.OUTPUTSELECT
EN => minute_data0~7.OUTPUTSELECT
EN => EO~1.OUTPUTSELECT
EN => minute_data1~8.OUTPUTSELECT
EN => minute_data1~9.OUTPUTSELECT
EN => minute_data1~10.OUTPUTSELECT
EN => minute_data1~11.OUTPUTSELECT
clk => minute_data0[2]~reg0.CLK
clk => minute_data0[1]~reg0.CLK
clk => minute_data0[0]~reg0.CLK
clk => EO~reg0.CLK
clk => minute_data1[3]~reg0.CLK
clk => minute_data1[2]~reg0.CLK
clk => minute_data1[1]~reg0.CLK
clk => minute_data1[0]~reg0.CLK
clk => minute_data0[3]~reg0.CLK
minute_data1[0] <= minute_data1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
minute_data1[1] <= minute_data1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
minute_data1[2] <= minute_data1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
minute_data1[3] <= minute_data1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
minute_data0[0] <= minute_data0[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
minute_data0[1] <= minute_data0[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
minute_data0[2] <= minute_data0[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
minute_data0[3] <= minute_data0[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
EO <= EO~reg0.DB_MAX_OUTPUT_PORT_TYPE