ddr_pll_stratixii_inst.v

来自「基于SIIGX的PCIe的Kit」· Verilog 代码 · 共 8 行

ddr_pll_stratixii	ddr_pll_stratixii_inst (
	.inclk0 ( inclk0_sig ),
	.c0 ( c0_sig ),
	.c1 ( c1_sig ),
	.c2 ( c2_sig ),
	.c3 ( c3_sig )
	);