ddr2_topecc_extraction_data.txt

基于SIIGX的PCIe的Kit

    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_9
    dq_2_ddio              1738
    ddio_2_core             748
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1369
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_10
    dq_2_ddio              1728
    ddio_2_core             709
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1369
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_11
    dq_2_ddio              1738
    ddio_2_core             926
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1369
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_12
    dq_2_ddio              1728
    ddio_2_core             931
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1369
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_13
    dq_2_ddio              1738
    ddio_2_core             935
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1369
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_14
    dq_2_ddio              1728
    ddio_2_core            1131
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1369
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_15
    dq_2_ddio              1738
    ddio_2_core            1159
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1369
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_16
    dq_2_ddio              1728
    ddio_2_core            1083
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_17
    dq_2_ddio              1738
    ddio_2_core             940
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_18
    dq_2_ddio              1728
    ddio_2_core             914
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_19
    dq_2_ddio              1738
    ddio_2_core             955
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_20
    dq_2_ddio              1728
    ddio_2_core             916
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_21
    dq_2_ddio              1738
    ddio_2_core             943
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_22
    dq_2_ddio              1728
    ddio_2_core             918
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_23
    dq_2_ddio              1738
    ddio_2_core               0
    core_2_reg             1293
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_24
    dq_2_ddio              1728
    ddio_2_core             715
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_25
    dq_2_ddio              1738
    ddio_2_core             752
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_26
    dq_2_ddio              1728
    ddio_2_core             908
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_27
    dq_2_ddio              1738
    ddio_2_core             939
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_28
    dq_2_ddio              1728
    ddio_2_core             939
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_29
    dq_2_ddio              1738
    ddio_2_core             948
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_30
    dq_2_ddio              1728
    ddio_2_core             926
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_31
    dq_2_ddio              1738
    ddio_2_core            1130
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1235
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_32
    dq_2_ddio              1728
    ddio_2_core             903
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_33
    dq_2_ddio              1738
    ddio_2_core             922
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_34
    dq_2_ddio              1728
    ddio_2_core             897
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_35
    dq_2_ddio              1738
    ddio_2_core            1097
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_36
    dq_2_ddio              1728
    ddio_2_core             897
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_37
    dq_2_ddio              1738
    ddio_2_core             911
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_38
    dq_2_ddio              1728
    ddio_2_core             903
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_39
    dq_2_ddio              1738
    ddio_2_core             919
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_40
    dq_2_ddio              1728
    ddio_2_core             715
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_41
    dq_2_ddio              1738
    ddio_2_core             749
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_42
    dq_2_ddio              1728
    ddio_2_core             893
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_43
    dq_2_ddio              1738
    ddio_2_core             928
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_44
    dq_2_ddio              1728
    ddio_2_core             892
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_45
    dq_2_ddio              1738
    ddio_2_core             922
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649
array_name=    max_paths_for_each_half_dq_46
    dq_2_ddio              1728
    ddio_2_core            1090
    core_2_reg              155
    clk_2_pin              1423
    dqsclk_2_ddio_resync    649
    dqspin_2_dqsclk        1798
    reg_2_post             1203
    post_2_dqsclk           164
    dqsclk_2_post           649