📄 ddr2_topecc_extraction_data.txt
字号:
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 820
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_77
dq_2_ddio 1153
ddio_2_core 473
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 820
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_78
dq_2_ddio 1143
ddio_2_core 546
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 820
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_79
dq_2_ddio 1153
ddio_2_core 630
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 820
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_80
dq_2_ddio 1143
ddio_2_core 0
core_2_reg 656
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_81
dq_2_ddio 1153
ddio_2_core 628
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_82
dq_2_ddio 1143
ddio_2_core 564
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_83
dq_2_ddio 1153
ddio_2_core 626
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_84
dq_2_ddio 1143
ddio_2_core 521
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_85
dq_2_ddio 1153
ddio_2_core 491
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_86
dq_2_ddio 1143
ddio_2_core 0
core_2_reg 658
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_87
dq_2_ddio 1153
ddio_2_core 496
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_88
dq_2_ddio 1143
ddio_2_core 372
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_89
dq_2_ddio 1153
ddio_2_core 397
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_90
dq_2_ddio 1143
ddio_2_core 480
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_91
dq_2_ddio 1153
ddio_2_core 500
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_92
dq_2_ddio 1143
ddio_2_core 466
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_93
dq_2_ddio 1153
ddio_2_core 568
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_94
dq_2_ddio 1143
ddio_2_core 561
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_95
dq_2_ddio 1153
ddio_2_core 569
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 709
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_96
dq_2_ddio 1143
ddio_2_core 459
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_97
dq_2_ddio 1153
ddio_2_core 474
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_98
dq_2_ddio 1143
ddio_2_core 460
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_99
dq_2_ddio 1153
ddio_2_core 553
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_100
dq_2_ddio 1143
ddio_2_core 457
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_101
dq_2_ddio 1153
ddio_2_core 475
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_102
dq_2_ddio 1143
ddio_2_core 456
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_103
dq_2_ddio 1153
ddio_2_core 471
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_104
dq_2_ddio 1143
ddio_2_core 375
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_105
dq_2_ddio 1153
ddio_2_core 396
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_106
dq_2_ddio 1143
ddio_2_core 443
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_107
dq_2_ddio 1153
ddio_2_core 471
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_108
dq_2_ddio 1143
ddio_2_core 461
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_109
dq_2_ddio 1153
ddio_2_core 468
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_110
dq_2_ddio 1143
ddio_2_core 463
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_111
dq_2_ddio 1153
ddio_2_core 0
core_2_reg 661
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 716
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_112
dq_2_ddio 1143
ddio_2_core 452
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 713
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_113
dq_2_ddio 1153
ddio_2_core 550
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
dqspin_2_dqsclk 1452
reg_2_post 713
post_2_dqsclk 112
dqsclk_2_post 413
array_name= min_paths_for_each_half_dq_114
dq_2_ddio 1143
ddio_2_core 455
core_2_reg 97
clk_2_pin 852
dqsclk_2_ddio_resync 413
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -