waitstates.mem

这是用VerilogHDL描述的一个8位精简指令集处理器

@0
 d0 04 f8 85 67 7a 7a d1 23 f9 00 50 f0 00 50 31
 e1 95 00 d1 56 f9 00 50 f0 00 50 31 e1 95 00 d0
 01 f8 85 67 d1 63 f9 05 50 f0 05 50 31 e1 95 00
 d1 66 f9 05 50 f0 05 50 31 e1 95 00 d0 02 f8 85
 67 d1 a3 f9 07 50 f0 07 50 31 e1 95 00 d1 b7 f9
 07 50 f0 07 50 31 e1 95 00 d0 03 f8 85 67 d1 87
 f9 02 50 f0 02 50 31 e1 95 00 d1 78 f9 02 50 f0
 02 50 31 e1 95 00 d0 00 f8 85 67 d1 87 f9 02 50
 f0 02 50 31 e1 95 00 d1 78 f9 02 50 f0 02 50 31
 e1 95 00 df 08 d0 a2 f8 34 12 df 06 d0 55 f8 ff
 ff 7a 7a