count24_04.hier_info

24进制倒计时 24进制倒计时用VHDL编写

|count24_04
clr => cnt[3]~reg0.ACLR
clr => cnt[2]~reg0.ACLR
clr => cnt[1]~reg0.ACLR
clr => cnt[0]~reg0.ACLR
clr => cnt[4]~reg0.ACLR
clr => y~reg0.ENA
clk => cnt[3]~reg0.CLK
clk => cnt[2]~reg0.CLK
clk => cnt[1]~reg0.CLK
clk => cnt[0]~reg0.CLK
clk => y~reg0.CLK
clk => cnt[4]~reg0.CLK
y <= y~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[0] <= cnt[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[1] <= cnt[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[2] <= cnt[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[3] <= cnt[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[4] <= cnt[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE