📄 div_half.tan.rpt
字号:
; N/A ; 186.92 MHz ( period = 5.350 ns ) ; count[5] ; count[9] ; clk ; clk ; None ; None ; 5.086 ns ;
; N/A ; 186.92 MHz ( period = 5.350 ns ) ; count[7] ; count[20] ; clk ; clk ; None ; None ; 5.086 ns ;
; N/A ; 186.95 MHz ( period = 5.349 ns ) ; count[13] ; count[30] ; clk ; clk ; None ; None ; 5.085 ns ;
; N/A ; 186.95 MHz ( period = 5.349 ns ) ; count[7] ; count[25] ; clk ; clk ; None ; None ; 5.085 ns ;
; N/A ; 186.95 MHz ( period = 5.349 ns ) ; count[5] ; count[5] ; clk ; clk ; None ; None ; 5.085 ns ;
; N/A ; 186.95 MHz ( period = 5.349 ns ) ; count[13] ; count[3] ; clk ; clk ; None ; None ; 5.085 ns ;
; N/A ; 186.99 MHz ( period = 5.348 ns ) ; count[13] ; count[29] ; clk ; clk ; None ; None ; 5.084 ns ;
; N/A ; 186.99 MHz ( period = 5.348 ns ) ; count[9] ; count[13] ; clk ; clk ; None ; None ; 5.084 ns ;
; N/A ; 187.02 MHz ( period = 5.347 ns ) ; count[7] ; count[24] ; clk ; clk ; None ; None ; 5.083 ns ;
; N/A ; 187.02 MHz ( period = 5.347 ns ) ; count[5] ; count[12] ; clk ; clk ; None ; None ; 5.083 ns ;
; N/A ; 187.06 MHz ( period = 5.346 ns ) ; count[9] ; count[7] ; clk ; clk ; None ; None ; 5.082 ns ;
; N/A ; 187.06 MHz ( period = 5.346 ns ) ; count[9] ; count[16] ; clk ; clk ; None ; None ; 5.082 ns ;
; N/A ; 187.09 MHz ( period = 5.345 ns ) ; count[7] ; count[17] ; clk ; clk ; None ; None ; 5.081 ns ;
; N/A ; 187.13 MHz ( period = 5.344 ns ) ; count[7] ; count[26] ; clk ; clk ; None ; None ; 5.080 ns ;
; N/A ; 187.13 MHz ( period = 5.344 ns ) ; count[5] ; count[13] ; clk ; clk ; None ; None ; 5.080 ns ;
; N/A ; 187.16 MHz ( period = 5.343 ns ) ; count[9] ; count[4] ; clk ; clk ; None ; None ; 5.079 ns ;
; N/A ; 187.16 MHz ( period = 5.343 ns ) ; count[9] ; count[6] ; clk ; clk ; None ; None ; 5.079 ns ;
; N/A ; 187.16 MHz ( period = 5.343 ns ) ; count[9] ; count[2] ; clk ; clk ; None ; None ; 5.079 ns ;
; N/A ; 187.20 MHz ( period = 5.342 ns ) ; count[20] ; count[8] ; clk ; clk ; None ; None ; 5.078 ns ;
; N/A ; 187.20 MHz ( period = 5.342 ns ) ; count[5] ; count[7] ; clk ; clk ; None ; None ; 5.078 ns ;
; N/A ; 187.20 MHz ( period = 5.342 ns ) ; count[20] ; count[1] ; clk ; clk ; None ; None ; 5.078 ns ;
; N/A ; 187.20 MHz ( period = 5.342 ns ) ; count[5] ; count[16] ; clk ; clk ; None ; None ; 5.078 ns ;
; N/A ; 187.23 MHz ( period = 5.341 ns ) ; count[20] ; count[9] ; clk ; clk ; None ; None ; 5.077 ns ;
; N/A ; 187.27 MHz ( period = 5.340 ns ) ; count[20] ; count[5] ; clk ; clk ; None ; None ; 5.076 ns ;
; N/A ; 187.30 MHz ( period = 5.339 ns ) ; count[5] ; count[4] ; clk ; clk ; None ; None ; 5.075 ns ;
; N/A ; 187.30 MHz ( period = 5.339 ns ) ; count[5] ; count[6] ; clk ; clk ; None ; None ; 5.075 ns ;
; N/A ; 187.30 MHz ( period = 5.339 ns ) ; count[5] ; count[2] ; clk ; clk ; None ; None ; 5.075 ns ;
; N/A ; 187.34 MHz ( period = 5.338 ns ) ; count[2] ; count[3] ; clk ; clk ; None ; None ; 5.074 ns ;
; N/A ; 187.34 MHz ( period = 5.338 ns ) ; count[20] ; count[12] ; clk ; clk ; None ; None ; 5.074 ns ;
; N/A ; 187.41 MHz ( period = 5.336 ns ) ; count[16] ; count[29] ; clk ; clk ; None ; None ; 5.072 ns ;
; N/A ; 187.44 MHz ( period = 5.335 ns ) ; count[20] ; count[13] ; clk ; clk ; None ; None ; 5.071 ns ;
; N/A ; 187.51 MHz ( period = 5.333 ns ) ; count[20] ; count[7] ; clk ; clk ; None ; None ; 5.069 ns ;
; N/A ; 187.51 MHz ( period = 5.333 ns ) ; count[20] ; count[16] ; clk ; clk ; None ; None ; 5.069 ns ;
; N/A ; 187.62 MHz ( period = 5.330 ns ) ; count[20] ; count[28] ; clk ; clk ; None ; None ; 5.066 ns ;
; N/A ; 187.62 MHz ( period = 5.330 ns ) ; count[20] ; count[4] ; clk ; clk ; None ; None ; 5.066 ns ;
; N/A ; 187.62 MHz ( period = 5.330 ns ) ; count[20] ; count[6] ; clk ; clk ; None ; None ; 5.066 ns ;
; N/A ; 187.62 MHz ( period = 5.330 ns ) ; count[20] ; count[2] ; clk ; clk ; None ; None ; 5.066 ns ;
; N/A ; 187.86 MHz ( period = 5.323 ns ) ; count[4] ; count[19] ; clk ; clk ; None ; None ; 5.059 ns ;
; N/A ; 187.86 MHz ( period = 5.323 ns ) ; count[1] ; count[20] ; clk ; clk ; None ; None ; 5.059 ns ;
; N/A ; 187.93 MHz ( period = 5.321 ns ) ; count[4] ; count[18] ; clk ; clk ; None ; None ; 5.057 ns ;
; N/A ; 187.93 MHz ( period = 5.321 ns ) ; count[4] ; count[21] ; clk ; clk ; None ; None ; 5.057 ns ;
; N/A ; 187.97 MHz ( period = 5.320 ns ) ; count[4] ; count[20] ; clk ; clk ; None ; None ; 5.056 ns ;
; N/A ; 188.15 MHz ( period = 5.315 ns ) ; count[4] ; count[17] ; clk ; clk ; None ; None ; 5.051 ns ;
; N/A ; 188.22 MHz ( period = 5.313 ns ) ; count[6] ; count[24] ; clk ; clk ; None ; None ; 5.049 ns ;
; N/A ; 188.39 MHz ( period = 5.308 ns ) ; count[2] ; count[21] ; clk ; clk ; None ; None ; 5.044 ns ;
; N/A ; 188.61 MHz ( period = 5.302 ns ) ; count[31] ; count[30] ; clk ; clk ; None ; None ; 5.036 ns ;
; N/A ; 188.61 MHz ( period = 5.302 ns ) ; count[31] ; count[3] ; clk ; clk ; None ; None ; 5.036 ns ;
; N/A ; 188.64 MHz ( period = 5.301 ns ) ; count[31] ; count[29] ; clk ; clk ; None ; None ; 5.035 ns ;
; N/A ; 188.75 MHz ( period = 5.298 ns ) ; count[13] ; count[8] ; clk ; clk ; None ; None ; 5.034 ns ;
; N/A ; 188.75 MHz ( period = 5.298 ns ) ; count[13] ; count[1] ; clk ; clk ; None ; None ; 5.034 ns ;
; N/A ; 188.79 MHz ( period = 5.297 ns ) ; count[13] ; count[9] ; clk ; clk ; None ; None ; 5.033 ns ;
; N/A ; 188.82 MHz ( period = 5.296 ns ) ; count[13] ; count[5] ; clk ; clk ; None ; None ; 5.032 ns ;
; N/A ; 188.89 MHz ( period = 5.294 ns ) ; count[11] ; count[31] ; clk ; clk ; None ; None ; 5.030 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+
+-----------------------------------------------------------------+
; tco ;
+-------+--------------+------------+----------+-----+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+----------+-----+------------+
; N/A ; None ; 10.875 ns ; div~reg0 ; div ; clk ;
+-------+--------------+------------+----------+-----+------------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
Info: Version 7.0 Build 33 02/05/2007 SJ Full Version
Info: Processing started: Sat Mar 31 21:23:00 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off div_half -c div_half --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "clk" is an undefined clock
Warning: Found 3 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
Info: Detected ripple clock "clk_temp2" as buffer
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -