phase_shift_sin.fit.rpt

实现低频率的移相信号发生器,才用DDS技术直接的合成

; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; Slow Slew Rate                                       ; Off                            ; Off                            ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                     ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic   ; Off                            ; Off                            ;
; Perform Register Duplication                         ; Off                            ; Off                            ;
; Perform Register Retiming                            ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining               ; Off                            ; Off                            ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication             ; Auto                           ; Auto                           ;
; Auto Register Duplication                            ; Off                            ; Off                            ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/老项目/数字移相信号发生器/fpga/phase_shift_sin.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/老项目/数字移相信号发生器/fpga/phase_shift_sin.pin.


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                   ;
+---------------------------------------------+-------------------------------------------------------------------------+
; Total logic elements                        ; 529 / 2,910 ( 18 % )                                                    ;
;     -- Combinational with no register       ; 123                                                                     ;
;     -- Register only                        ; 141                                                                     ;
;     -- Combinational with a register        ; 265                                                                     ;
;                                             ;                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                         ;
;     -- 4 input functions                    ; 134                                                                     ;
;     -- 3 input functions                    ; 144                                                                     ;
;     -- 2 input functions                    ; 103                                                                     ;
;     -- 1 input functions                    ; 56                                                                      ;
;     -- 0 input functions                    ; 92                                                                      ;
;                                             ;                                                                         ;
; Logic elements by mode                      ;                                                                         ;
;     -- normal mode                          ; 457                                                                     ;
;     -- arithmetic mode                      ; 72                                                                      ;
;     -- qfbk mode                            ; 16                                                                      ;
;     -- register cascade mode                ; 0                                                                       ;
;     -- synchronous clear/load mode          ; 156                                                                     ;
;     -- asynchronous clear/load mode         ; 216                                                                     ;
;                                             ;                                                                         ;
; Total LABs                                  ; 84 / 291 ( 29 % )                                                       ;
; Logic elements in carry chains              ; 84                                                                      ;
; User inserted logic elements                ; 0                                                                       ;
; Virtual pins                                ; 0                                                                       ;
; I/O pins                                    ; 33 / 104 ( 32 % )                                                       ;
;     -- Clock pins                           ; 0 / 2 ( 0 % )                                                           ;
; Global signals                              ; 8                                                                       ;
; M4Ks                                        ; 3 / 13 ( 23 % )                                                         ;
; Total memory bits                           ; 8,192 / 59,904 ( 14 % )                                                 ;
; Total RAM block bits                        ; 13,824 / 59,904 ( 23 % )                                                ;
; PLLs                                        ; 0 / 1 ( 0 % )                                                           ;