📄 phase_shift_sin.map.rpt
字号:
; -- 4 input functions ; 134 ;
; -- 3 input functions ; 144 ;
; -- 2 input functions ; 103 ;
; -- 1 input functions ; 6 ;
; -- 0 input functions ; 1 ;
; -- Combinational cells for routing ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 474 ;
; -- arithmetic mode ; 72 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 49 ;
; -- asynchronous clear/load mode ; 216 ;
; ; ;
; Total registers ; 406 ;
; Total logic cells in carry chains ; 84 ;
; I/O pins ; 33 ;
; Total memory bits ; 8192 ;
; Maximum fan-out node ; altera_internal_jtag~TDO ;
; Maximum fan-out ; 304 ;
; Total fan-out ; 3104 ;
; Average fan-out ; 4.91 ;
+---------------------------------------------+--------------------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |phase_shift_sin ; 546 (22) ; 406 ; 8192 ; 33 ; 0 ; 140 (2) ; 158 (0) ; 248 (20) ; 84 (20) ; 0 (0) ; |phase_shift_sin ;
; |sin_rom:u3| ; 55 (0) ; 34 ; 2048 ; 0 ; 0 ; 21 (0) ; 4 (0) ; 30 (0) ; 12 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u3 ;
; |altsyncram:altsyncram_component| ; 55 (0) ; 34 ; 2048 ; 0 ; 0 ; 21 (0) ; 4 (0) ; 30 (0) ; 12 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u3|altsyncram:altsyncram_component ;
; |altsyncram_66u:auto_generated| ; 55 (0) ; 34 ; 2048 ; 0 ; 0 ; 21 (0) ; 4 (0) ; 30 (0) ; 12 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_66u:auto_generated ;
; |altsyncram_4r92:altsyncram1| ; 0 (0) ; 0 ; 2048 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_66u:auto_generated|altsyncram_4r92:altsyncram1 ;
; |sld_mod_ram_rom:mgl_prim2| ; 55 (39) ; 34 ; 0 ; 0 ; 0 ; 21 (13) ; 4 (4) ; 30 (22) ; 12 (12) ; 0 (0) ; |phase_shift_sin|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_66u:auto_generated|sld_mod_ram_rom:mgl_prim2 ;
; |sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr| ; 16 (16) ; 8 ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_66u:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr ;
; |sin_rom:u4| ; 53 (0) ; 34 ; 2048 ; 0 ; 0 ; 19 (0) ; 4 (0) ; 30 (0) ; 12 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u4 ;
; |altsyncram:altsyncram_component| ; 53 (0) ; 34 ; 2048 ; 0 ; 0 ; 19 (0) ; 4 (0) ; 30 (0) ; 12 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u4|altsyncram:altsyncram_component ;
; |altsyncram_66u:auto_generated| ; 53 (0) ; 34 ; 2048 ; 0 ; 0 ; 19 (0) ; 4 (0) ; 30 (0) ; 12 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u4|altsyncram:altsyncram_component|altsyncram_66u:auto_generated ;
; |altsyncram_4r92:altsyncram1| ; 0 (0) ; 0 ; 2048 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u4|altsyncram:altsyncram_component|altsyncram_66u:auto_generated|altsyncram_4r92:altsyncram1 ;
; |sld_mod_ram_rom:mgl_prim2| ; 53 (38) ; 34 ; 0 ; 0 ; 0 ; 19 (12) ; 4 (4) ; 30 (22) ; 12 (12) ; 0 (0) ; |phase_shift_sin|sin_rom:u4|altsyncram:altsyncram_component|altsyncram_66u:auto_generated|sld_mod_ram_rom:mgl_prim2 ;
; |sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr| ; 15 (15) ; 8 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sin_rom:u4|altsyncram:altsyncram_component|altsyncram_66u:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:no_name_gen:info_rom_sr ;
; |sld_hub:sld_hub_inst| ; 154 (46) ; 96 ; 0 ; 0 ; 0 ; 58 (39) ; 25 (0) ; 71 (7) ; 6 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst ;
; |lpm_decode:instruction_decoder| ; 5 (0) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder ;
; |decode_9ie:auto_generated| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_9ie:auto_generated ;
; |lpm_shiftreg:jtag_ir_register| ; 10 (10) ; 10 ; 0 ; 0 ; 0 ; 0 (0) ; 10 (10) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register ;
; |sld_dffex:BROADCAST| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:BROADCAST ;
; |sld_dffex:IRF_ENA_0| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0 ;
; |sld_dffex:IRF_ENA| ; 3 (3) ; 3 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 3 (3) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA ;
; |sld_dffex:IRSR| ; 12 (12) ; 9 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 9 (9) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:IRSR ;
; |sld_dffex:RESET| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:RESET ;
; |sld_dffex:\GEN_IRF:1:IRF| ; 6 (6) ; 5 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF ;
; |sld_dffex:\GEN_IRF:2:IRF| ; 6 (6) ; 5 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:2:IRF ;
; |sld_dffex:\GEN_IRF:3:IRF| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:3:IRF ;
; |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF ;
; |sld_dffex:\GEN_SHADOW_IRF:2:S_IRF| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:2:S_IRF ;
; |sld_dffex:\GEN_SHADOW_IRF:3:S_IRF| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:3:S_IRF ;
; |sld_jtag_state_machine:jtag_state_machine| ; 21 (21) ; 19 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 19 (19) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine ;
; |sld_rom_sr:HUB_INFO_REG| ; 22 (22) ; 10 ; 0 ; 0 ; 0 ; 12 (12) ; 0 (0) ; 10 (10) ; 6 (6) ; 0 (0) ; |phase_shift_sin|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG ;
; |sld_signaltap:auto_signaltap_0| ; 262 (102) ; 222 ; 4096 ; 0 ; 0 ; 40 (5) ; 125 (96) ; 97 (1) ; 34 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0 ;
; |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram| ; 0 (0) ; 0 ; 4096 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram ;
; |altsyncram_5hb2:auto_generated| ; 0 (0) ; 0 ; 4096 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5hb2:auto_generated ;
; |sld_acquisition_buffer:sld_acquisition_buffer_inst| ; 18 (3) ; 15 ; 0 ; 0 ; 0 ; 3 (2) ; 7 (0) ; 8 (1) ; 8 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst ;
; |lpm_counter:\write_address_non_zero_gen:write_pointer_counter| ; 8 (0) ; 7 ; 0 ; 0 ; 0 ; 1 (0) ; 0 (0) ; 7 (0) ; 8 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter ;
; |cntr_afd:auto_generated| ; 8 (8) ; 7 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 7 (7) ; 8 (8) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|cntr_afd:auto_generated ;
; |lpm_ff:\gen_non_zero_sample_depth:trigger_address_register| ; 7 (7) ; 7 ; 0 ; 0 ; 0 ; 0 (0) ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:\gen_non_zero_sample_depth:trigger_address_register ;
; |sld_ela_control:ela_control| ; 62 (7) ; 43 ; 0 ; 0 ; 0 ; 19 (7) ; 22 (0) ; 21 (0) ; 14 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control ;
; |lpm_shiftreg:trigger_config_deserialize| ; 16 (16) ; 16 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (16) ; 0 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize ;
; |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 4 (0) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 3 (0) ; 1 (0) ; 0 (0) ; 0 (0) ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -