cora.fit.rpt

8*8的点阵设计例子可以让刚开始做设计的朋友来参考一下

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                         ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; |cora                      ; 15 (15)     ; 0            ; 0           ; 0    ; 21   ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cora               ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; sel[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; sel[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; sel[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ch[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ch[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; hang[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hang[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hang[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hang[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hang[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hang[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hang[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hang[7] ; Output   ; --            ; --            ; --                    ; --  ;
; lie[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; lie[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; lie[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; lie[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; lie[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; lie[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; lie[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; lie[7]  ; Output   ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; sel[0]              ;                   ;         ;
;      - Mux12~80     ; 0                 ; ON      ;
;      - Mux12~81     ; 0                 ; ON      ;
;      - Mux12~82     ; 0                 ; ON      ;
;      - Mux12~83     ; 0                 ; ON      ;
;      - Mux12~84     ; 0                 ; ON      ;
;      - Mux12~85     ; 0                 ; ON      ;
;      - Mux12~86     ; 0                 ; ON      ;
;      - Mux12~87     ; 0                 ; ON      ;
;      - Mux20~230    ; 0                 ; ON      ;
;      - Mux4~3       ; 0                 ; ON      ;
; sel[2]              ;                   ;         ;
;      - Mux12~80     ; 0                 ; ON      ;
;      - Mux12~81     ; 0                 ; ON      ;
;      - Mux12~82     ; 0                 ; ON      ;
;      - Mux12~83     ; 0                 ; ON      ;
;      - Mux12~84     ; 0                 ; ON      ;
;      - Mux12~85     ; 0                 ; ON      ;
;      - Mux12~86     ; 0                 ; ON      ;
;      - Mux12~87     ; 0                 ; ON      ;
;      - Mux3~14      ; 0                 ; ON      ;
;      - Mux20~230    ; 0                 ; ON      ;
;      - Mux4~3       ; 0                 ; ON      ;
; sel[1]              ;                   ;         ;
;      - Mux12~80     ; 0                 ; ON      ;
;      - Mux12~81     ; 0                 ; ON      ;
;      - Mux12~82     ; 0                 ; ON      ;
;      - Mux12~83     ; 0                 ; ON      ;
;      - Mux12~84     ; 0                 ; ON      ;
;      - Mux12~85     ; 0                 ; ON      ;
;      - Mux12~86     ; 0                 ; ON      ;
;      - Mux12~87     ; 0                 ; ON      ;
;      - Mux3~14      ; 0                 ; ON      ;
;      - Mux20~230    ; 0                 ; ON      ;
;      - Mux4~3       ; 0                 ; ON      ;
; ch[1]               ;                   ;         ;
;      - Mux21~4      ; 0                 ; ON      ;
;      - Mux20~229    ; 0                 ; ON      ;
;      - Mux19~146    ; 0                 ; ON      ;
;      - Mux18~105    ; 0                 ; ON      ;
; ch[0]               ;                   ;         ;
;      - Mux21~4      ; 0                 ; ON      ;
;      - Mux20~229    ; 0                 ; ON      ;
;      - Mux20~230    ; 0                 ; ON      ;
;      - Mux19~146    ; 0                 ; ON      ;
;      - Mux4~3       ; 0                 ; ON      ;
+---------------------+-------------------+---------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; sel[1]    ; 11                  ;
; sel[2]    ; 11                  ;
; sel[0]    ; 10                  ;
; ch[0]     ; 5                   ;
; ch[1]     ; 4                   ;
; Mux18~105 ; 2                   ;
; Mux19~146 ; 2                   ;
; Mux20~230 ; 2                   ;
; Mux20~229 ; 2                   ;
; Mux21~4   ; 2                   ;
; Mux12~87  ; 2                   ;
; Mux12~80  ; 2                   ;
; Mux4~3    ; 1                   ;
; Mux3~14   ; 1                   ;
; Mux12~86  ; 1                   ;
; Mux12~85  ; 1                   ;
; Mux12~84  ; 1                   ;
; Mux12~83  ; 1                   ;
; Mux12~82  ; 1                   ;
; Mux12~81  ; 1                   ;
+-----------+---------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 29 / 16,320 ( < 1 % ) ;
; Direct links               ; 1 / 21,944 ( < 1 % )  ;