📄 cora.fit.rpt
字号:
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 4 ;
; -- 3 input functions ; 9 ;
; -- 2 input functions ; 2 ;
; -- 1 input functions ; 0 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 15 ;
; -- arithmetic mode ; 0 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 0 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 2 / 598 ( < 1 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 21 / 98 ( 21 % ) ;
; -- Clock pins ; 0 / 2 ( 0 % ) ;
; Global signals ; 0 ;
; M4Ks ; 0 / 20 ( 0 % ) ;
; Total memory bits ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits ; 0 / 92,160 ( 0 % ) ;
; PLLs ; 0 / 2 ( 0 % ) ;
; Global clocks ; 0 / 8 ( 0 % ) ;
; Maximum fan-out node ; sel[2] ;
; Maximum fan-out ; 11 ;
; Highest non-global fan-out signal ; sel[2] ;
; Highest non-global fan-out ; 11 ;
; Total fan-out ; 63 ;
; Average fan-out ; 1.66 ;
+---------------------------------------------+----------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ch[0] ; 69 ; 4 ; 32 ; 0 ; 2 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; ch[1] ; 113 ; 2 ; 30 ; 21 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; sel[0] ; 67 ; 4 ; 30 ; 0 ; 1 ; 10 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; sel[1] ; 28 ; 1 ; 0 ; 4 ; 2 ; 11 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; sel[2] ; 60 ; 4 ; 28 ; 0 ; 1 ; 11 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; hang[0] ; 70 ; 4 ; 32 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; hang[1] ; 78 ; 3 ; 35 ; 3 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; hang[2] ; 121 ; 2 ; 28 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; hang[3] ; 84 ; 3 ; 35 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; hang[4] ; 79 ; 3 ; 35 ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; hang[5] ; 61 ; 4 ; 28 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; hang[6] ; 56 ; 4 ; 20 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; hang[7] ; 85 ; 3 ; 35 ; 5 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[0] ; 83 ; 3 ; 35 ; 4 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[1] ; 97 ; 3 ; 35 ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[2] ; 68 ; 4 ; 30 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[3] ; 111 ; 2 ; 32 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[4] ; 112 ; 2 ; 32 ; 21 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[5] ; 62 ; 4 ; 30 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[6] ; 96 ; 3 ; 35 ; 13 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; lie[7] ; 82 ; 3 ; 35 ; 4 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
+-----------------------------------------------------------+
; I/O Bank Usage ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1 ; 3 / 22 ( 14 % ) ; 3.3V ; -- ;
; 2 ; 4 / 26 ( 15 % ) ; 3.3V ; -- ;
; 3 ; 8 / 24 ( 33 % ) ; 3.3V ; -- ;
; 4 ; 8 / 26 ( 31 % ) ; 3.3V ; -- ;
+----------+-----------------+---------------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 7 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 8 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 10 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 11 ; 19 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 12 ; 20 ; 1 ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 13 ; 21 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
; 14 ; 22 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;
; 15 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 16 ; 23 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 17 ; 24 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 18 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 19 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 20 ; 25 ; 1 ; ^nCEO ; ; ; ; -- ; ; -- ; -- ;
; 21 ; 26 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;
; 22 ; 27 ; 1 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;
; 23 ; 28 ; 1 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;
; 24 ; 29 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ; -- ; -- ;
; 25 ; 30 ; 1 ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 26 ; 31 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 27 ; 32 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 28 ; 42 ; 1 ; sel[1] ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 29 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 30 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 31 ; 45 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 32 ; 46 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 33 ; 47 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 34 ; 48 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 35 ; 49 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 36 ; 50 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 37 ; 51 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 38 ; 52 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
; 39 ; 55 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -