adc.pin
来自「用verilog编程实现的基于FPGA的AD数据采集程序」· PIN 代码 · 共 252 行 · 第 1/2 页
PIN
252 行
-- Copyright (C) 1991-2005 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
------------------------------------------------------------------------------
------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V).
-- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to
-- the table below for voltage).
-- GND : Dedicated ground pin, which MUST be connected to GND.
-- GND+ : Unused input. This pin should be connected to GND. It may also
-- be connected to a valid signal on the board (low, high, or
-- toggling) if that signal is required for a different revision
-- of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
------------------------------------------------------------------------------
Quartus II Version 5.0 Build 171 11/03/2005 Service Pack 2 SJ Full Version
CHIP "adc" ASSIGNED TO AN: EP1K100QC208-1
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
TCK : 1 : input : : : :
CONF_DONE : 2 : bidir : : : :
nCEO : 3 : output : : : :
TDO : 4 : output : : : :
VCC_IO : 5 : power : : 3.3V : :
GND : 6 : gnd : : : :
GND* : 7 : : : : :
data_out8[8] : 8 : output : LVTTL/LVCMOS : : : N
GND* : 9 : : : : :
data_out4[7] : 10 : output : LVTTL/LVCMOS : : : N
data_out7[5] : 11 : output : LVTTL/LVCMOS : : : N
data_out7[3] : 12 : output : LVTTL/LVCMOS : : : N
data_out6[10] : 13 : output : LVTTL/LVCMOS : : : N
data_out3[11] : 14 : output : LVTTL/LVCMOS : : : N
GND* : 15 : : : : :
data_out1[4] : 16 : output : LVTTL/LVCMOS : : : N
data_out1[10] : 17 : output : LVTTL/LVCMOS : : : N
data_out1[7] : 18 : output : LVTTL/LVCMOS : : : N
data_out1[11] : 19 : output : LVTTL/LVCMOS : : : N
GND : 20 : gnd : : : :
VCC_INT : 21 : power : : 2.5V : :
VCC_IO : 22 : power : : 3.3V : :
GND : 23 : gnd : : : :
data_out7[4] : 24 : output : LVTTL/LVCMOS : : : N
data_out2[9] : 25 : output : LVTTL/LVCMOS : : : N
data_out4[6] : 26 : output : LVTTL/LVCMOS : : : N
data_out8[1] : 27 : output : LVTTL/LVCMOS : : : N
data_out6[3] : 28 : output : LVTTL/LVCMOS : : : N
data_out6[8] : 29 : output : LVTTL/LVCMOS : : : N
data_out1[3] : 30 : output : LVTTL/LVCMOS : : : N
GND* : 31 : : : : :
GND : 32 : gnd : : : :
VCC_INT : 33 : power : : 2.5V : :
VCC_IO : 34 : power : : 3.3V : :
GND : 35 : gnd : : : :
data_out1[8] : 36 : output : LVTTL/LVCMOS : : : N
data_out7[0] : 37 : output : LVTTL/LVCMOS : : : N
data_out4[0] : 38 : output : LVTTL/LVCMOS : : : N
data_out5[5] : 39 : output : LVTTL/LVCMOS : : : N
data_out3[8] : 40 : output : LVTTL/LVCMOS : : : N
data_out6[6] : 41 : output : LVTTL/LVCMOS : : : N
VCC_IO : 42 : power : : 3.3V : :
GND : 43 : gnd : : : :
GND* : 44 : : : : :
data_out1[1] : 45 : output : LVTTL/LVCMOS : : : N
data_out4[4] : 46 : output : LVTTL/LVCMOS : : : N
data_out1[0] : 47 : output : LVTTL/LVCMOS : : : N
VCC_INT : 48 : power : : 2.5V : :
GND : 49 : gnd : : : :
TMS : 50 : input : : : :
TRST : 51 : input : : : :
nSTATUS : 52 : bidir : : : :
data_out4[3] : 53 : output : LVTTL/LVCMOS : : : N
data_out8[11] : 54 : output : LVTTL/LVCMOS : : : N
GND* : 55 : : : : :
data_out5[9] : 56 : output : LVTTL/LVCMOS : : : N
data_out4[8] : 57 : output : LVTTL/LVCMOS : : : N
data_out6[11] : 58 : output : LVTTL/LVCMOS : : : N
GND : 59 : gnd : : : :
data_out7[1] : 60 : output : LVTTL/LVCMOS : : : N
data_out8[10] : 61 : output : LVTTL/LVCMOS : : : N
GND* : 62 : : : : :
data_out2[1] : 63 : output : LVTTL/LVCMOS : : : N
data_out8[0] : 64 : output : LVTTL/LVCMOS : : : N
data_out5[2] : 65 : output : LVTTL/LVCMOS : : : N
VCC_IO : 66 : power : : 3.3V : :
data_out3[2] : 67 : output : LVTTL/LVCMOS : : : N
data_out3[7] : 68 : output : LVTTL/LVCMOS : : : N
GND* : 69 : : : : :
data_out7[11] : 70 : output : LVTTL/LVCMOS : : : N
GND* : 71 : : : : :
VCC_INT : 72 : power : : 2.5V : :
data_out5[11] : 73 : output : LVTTL/LVCMOS : : : N
GND* : 74 : : : : :
data_out4[5] : 75 : output : LVTTL/LVCMOS : : : N
GND : 76 : gnd : : : :
VCC_CKLK : 77 : power : : 2.5V : :
GND+ : 78 : : : : :
clk : 79 : input : LVTTL/LVCMOS : : : Y
GND+ : 80 : : : : :
GND_CKLK : 81 : gnd : : : :
GND : 82 : gnd : : : :
data_out8[2] : 83 : output : LVTTL/LVCMOS : : : N
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?