adc_2.hier_info

来自「用verilog编程实现的基于FPGA的AD数据采集程序」· HIER_INFO 代码 · 共 15 行

|adc_2
add[0] => Decoder~0.IN2
add[1] => Decoder~0.IN1
add[2] => Decoder~0.IN0
sel1 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE
sel2 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE
sel3 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE
sel4 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE
sel5 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE
sel6 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE
sel7 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE
sel8 <= Decoder~0.DB_MAX_OUTPUT_PORT_TYPE