fre_div.v

来自「这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序」· Verilog 代码 · 共 18 行

module fre_div(clk_in,clk_out);
output clk_out;
input clk_in;
reg clk_out;
reg [4:0] temp;

always@(posedge clk_in)
  if(temp == 5'd24)
    begin
      temp <= 5'd0;
      clk_out <= !clk_out;
    end
  else
    temp <= temp+5'd1;


//assign clk_out = clk_in;
endmodule