dds.fit.rpt

基于CYCLONE II的程序,DDS原理的函数信号发生器.采用查表法实现.各位可以参考.

Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; pin_out[7] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; pin_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; clk        ; Input    ; 0             ; 0             ; --                    ; --  ;
; pin_in[7]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; pin_in[6]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; pin_in[5]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; pin_in[4]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; pin_in[3]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; pin_in[2]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; pin_in[1]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; pin_in[0]  ; Input    ; 0             ; 0             ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                     ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+
; clk                                                                                                  ;                   ;         ;
; pin_in[7]                                                                                            ;                   ;         ;
;      - add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[7]~32 ; 1                 ; 6       ;
; pin_in[6]                                                                                            ;                   ;         ;
;      - add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[6]~33 ; 0                 ; 6       ;
; pin_in[5]                                                                                            ;                   ;         ;
;      - add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[5]~34 ; 1                 ; 6       ;
; pin_in[4]                                                                                            ;                   ;         ;
;      - add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[4]~35 ; 0                 ; 6       ;
; pin_in[3]                                                                                            ;                   ;         ;
;      - add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[3]~36 ; 0                 ; 6       ;
; pin_in[2]                                                                                            ;                   ;         ;
;      - add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[2]~37 ; 1                 ; 6       ;
; pin_in[1]                                                                                            ;                   ;         ;
;      - add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[1]~38 ; 1                 ; 6       ;
; pin_in[0]                                                                                            ;                   ;         ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                  ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+
; clk  ; PIN_17   ; 8       ; Clock ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+-------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_17   ; 8       ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                         ;
+-----------------------------------------------------------------------------------------------+---------+
; Name                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------+---------+
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[0]    ; 2       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[1]    ; 2       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[2]    ; 2       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[3]    ; 2       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[4]    ; 2       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[5]    ; 2       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[6]    ; 2       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[7]    ; 2       ;
; pin_in[0]                                                                                     ; 1       ;
; pin_in[1]                                                                                     ; 1       ;
; pin_in[2]                                                                                     ; 1       ;
; pin_in[3]                                                                                     ; 1       ;
; pin_in[4]                                                                                     ; 1       ;
; pin_in[5]                                                                                     ; 1       ;
; pin_in[6]                                                                                     ; 1       ;
; pin_in[7]                                                                                     ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[7]~32 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[6]~46 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[6]~33 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[5]~45 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[5]~34 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[4]~44 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[4]~35 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_component|add_sub_blg:auto_generated|pipeline_dffe[3]~43 ; 1       ;
; add_sub:inst|lpm_add_sub:lpm_add_sub_co