any_div_1.fit.rpt

基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_17   ; 32      ; Global clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; cnt1[0]       ; 4               ;
; cnt1[2]       ; 4               ;
; Equal0~347    ; 3               ;
; cnt1[31]      ; 2               ;
; cnt1[30]      ; 2               ;
; cnt1[29]      ; 2               ;
; cnt1[28]      ; 2               ;
; cnt1[27]      ; 2               ;
; cnt1[26]      ; 2               ;
; cnt1[25]      ; 2               ;
; cnt1[24]      ; 2               ;
; cnt1[23]      ; 2               ;
; cnt1[1]       ; 2               ;
; cnt1[3]       ; 2               ;
; cnt1[4]       ; 2               ;
; cnt1[5]       ; 2               ;
; cnt1[6]       ; 2               ;
; cnt1[7]       ; 2               ;
; cnt1[8]       ; 2               ;
; cnt1[9]       ; 2               ;
; cnt1[10]      ; 2               ;
; cnt1[11]      ; 2               ;
; cnt1[12]      ; 2               ;
; cnt1[13]      ; 2               ;
; cnt1[14]      ; 2               ;
; cnt1[15]      ; 2               ;
; cnt1[16]      ; 2               ;
; cnt1[17]      ; 2               ;
; cnt1[18]      ; 2               ;
; cnt1[19]      ; 2               ;
; cnt1[20]      ; 2               ;
; cnt1[21]      ; 2               ;
; cnt1[22]      ; 2               ;
; clkout_3~reg0 ; 2               ;
; clkout_3~3    ; 1               ;
; cnt1~179      ; 1               ;
; Add0~446      ; 1               ;
; Add0~445      ; 1               ;
; Add0~444      ; 1               ;
; Add0~443      ; 1               ;
; Add0~442      ; 1               ;
; Add0~441      ; 1               ;
; Add0~440      ; 1               ;
; Add0~439      ; 1               ;
; Add0~438      ; 1               ;
; Add0~437      ; 1               ;
; Add0~436      ; 1               ;
; Add0~435      ; 1               ;
; Add0~434      ; 1               ;
; Add0~433      ; 1               ;
+---------------+-----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 40 / 15,666 ( < 1 % ) ;
; C16 interconnects          ; 0 / 812 ( 0 % )       ;
; C4 interconnects           ; 14 / 11,424 ( < 1 % ) ;
; Direct links               ; 17 / 15,666 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; Local interconnects        ; 41 / 4,608 ( < 1 % )  ;
; R24 interconnects          ; 0 / 652 ( 0 % )       ;
; R4 interconnects           ; 23 / 13,328 ( < 1 % ) ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 11.50) ; Number of LABs  (Total = 4) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 1                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 1                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 2                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 0.75) ; Number of LABs  (Total = 4) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 3                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 19.75) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 1                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 1                           ;
; 17                                           ; 0                           ;
; 18                                           ; 0                           ;