提供《QUARTUS II verilog开发指导》完整技术工程技术资料下载(归档大小 1515 K),包含相关硬件原理图参考、开发文档或源代码工程。
Quartus II的FPGA CPLD开发
资料详细技术说明
1Quartus II软件的安装
2Quartus II软件的使用、开发板的使用本章将通过3个完整的例子,一步一步的手把手的方式完成设计,完成这3个设计,并得到正确的结果,将会快速、有效的掌握在Altera Quartusll软件环境下进行FPGA设计与开发的方法、流程,并熟悉开发板的使用。
2.1原理图方式设计3-8译码器
一、设计目的
1、通过设计一个3-8译码器,掌握祝组合逻辑电路设计的方法。
2、初步了解Quartusll采用原理图方式进行设计的流程。
3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真
分析方法。二、设计原理三、设计内容四、设计步骤
1、建立工程文件
1)双击桌面上的Quartus II的图标运行此软件。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →