wed.zsf

基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件）

D:/my_eda/half_sub/half_sub.vwf	6390	60490	541	54100	0
half_sub.vwf	0	0	0	0	0
D:/my_eda/half_sub/half_sub_1.vwf	0	101768	468	101768	0
D:/my_eda/half_add/half_sub_1.vwf	0	108200	541	108200	0