wed.zsf
来自「基于Quartus II FPGA/CPLD数字系统设计实例(VHDL源代码文件」· ZSF 代码 · 共 3 行
ZSF
3 行
D:/my_eda/yb_cnt4/yb_cnt4.vwf 0 108200 541 108200 0
yb_cnt4.vwf 156900 265100 541 108200 0
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?