cnt24.hier_info

来自「基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件」· HIER_INFO 代码 · 共 29 行

|cnt24
clk => one_temp[0].CLK
clk => one_temp[1].CLK
clk => one_temp[2].CLK
clk => one_temp[3].CLK
clk => ten_temp[0].CLK
clk => ten_temp[1].CLK
clk => ten_temp[2].CLK
clk => ten_temp[3].CLK
clr => one_temp[0].ACLR
clr => one_temp[1].ACLR
clr => one_temp[2].ACLR
clr => one_temp[3].ACLR
clr => ten_temp[0].ACLR
clr => ten_temp[1].ACLR
clr => ten_temp[2].ACLR
clr => ten_temp[3].ACLR
ten[0] <= ten_temp[0].DB_MAX_OUTPUT_PORT_TYPE
ten[1] <= ten_temp[1].DB_MAX_OUTPUT_PORT_TYPE
ten[2] <= ten_temp[2].DB_MAX_OUTPUT_PORT_TYPE
ten[3] <= ten_temp[3].DB_MAX_OUTPUT_PORT_TYPE
one[0] <= one_temp[0].DB_MAX_OUTPUT_PORT_TYPE
one[1] <= one_temp[1].DB_MAX_OUTPUT_PORT_TYPE
one[2] <= one_temp[2].DB_MAX_OUTPUT_PORT_TYPE
one[3] <= one_temp[3].DB_MAX_OUTPUT_PORT_TYPE
co <= process0~0.DB_MAX_OUTPUT_PORT_TYPE