sipo.hier_info

来自「基于Quartus II FPGA/CPLD数字系统设计实例（VHDL源代码文件」· HIER_INFO 代码 · 共 22 行

|sipo
clk => q[0].CLK
clk => q[1].CLK
clk => q[2].CLK
clk => q[3].CLK
clk => q[4].CLK
clk => q[5].CLK
din => q~10.DATAA
clr => q~5.OUTPUTSELECT
clr => q~6.OUTPUTSELECT
clr => q~7.OUTPUTSELECT
clr => q~8.OUTPUTSELECT
clr => q~9.OUTPUTSELECT
clr => q~10.OUTPUTSELECT
dout[0] <= comb~0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= comb~1.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= comb~2.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= comb~3.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= comb~4.DB_MAX_OUTPUT_PORT_TYPE