nand_2.hier_info
来自「基于Quartus II FPGA/CPLD数字系统设计实例(VHDL源代码文件」· HIER_INFO 代码 · 共 7 行
HIER_INFO
7 行
|nand_2
a => y~0.IN0
b => y~0.IN1
y <= y~0.DB_MAX_OUTPUT_PORT_TYPE
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?